Exercice de logique séquentielle: registre à décalage

Exercice de logique séquentielle: registre à décalage
On se propose d’étudier le circuit HEF40194B dont un extrait de la documentation est fourni en
annexe (voir aussi dans le memotech).
1
Etude d’un circuit dédié
1.1 Etude du circuit :
1.
2.
3.
4.
5.
6.
Déterminer l’entrée et l’événement provoquant le décalage.
Déterminer l’entrée et l’événement provoquant la remise à zéro des sorties.
Déterminer le rôle de S0 et S1 (broches n°9 et 10 respectivement).
Déterminer le rôle de DSR et DSL (broches n°2 et 7 respectivement).
Déterminer le rôle de P0, P1, P2 et P3 (broches n°3, 4, 5 et 6 respectivement).
Pour utiliser ce circuit en registre à décalage vers la droite, entrée série sortie parallèle,
indiquer comment vous câbleriez le circuit (lister les entrées et sorties utilisées).
7. Pour utiliser ce circuit en registre à décalage vers la droite, entrée parallèle sortie série,
indiquer comment vous câbleriez le circuit (lister les entrées et sorties utilisées).
1.2 Application :
Pour le schéma donné ci-dessous :
1. Déterminer le mode de fonctionnement des circuits U1 et U2.
2. Tracer les chronogrammes proposés.
Logique séquentielle – Registres à décalage – TD
Lycée Jules Ferry – Versailles - LD
1/5
2007-2008
/RAZ 1
0
t
CLK 1
0
MODE 1
0
EP0 1
0
EP1 1
0
EP2 1
0
EP3 1
0
SI0 1
0
SI1 1
0
SI2 1
0
SI3/SS 1
0
SP0 1
0
SP1 1
0
SP2 1
0
SP3 1
0
0
t
t
t
t
t
t
t
t
t
t
t
t
t
t
2
4
6
8
10
12
14
16
18
ms
3. Une fois les chronogrammes tracés, comparer les états (mots de 4 bits) entre:
- les entrées EP0 à EP3 pour t ∈ ]1,5 ; 2,5] ms et les sorties SP0 à SP3 pour t ∈ ]5,5 ; 6,5];
- les entrées EP0 à EP3 pour t ∈ ]7,5 ; 8,5] ms et les sorties SP0 à SP3 pour t ∈ ]11,5 ; 12,5] et
- les entrées EP0 à EP3 pour t ∈ ]13,5 ; 14,5] ms et les sorties SP0 à SP3 pour t ∈ ]17,5 ; 19,5].
4. Combien de coups d'horloge séparent les intervalles proposés ci-dessus ?
5. Quelle information retrouve-t-on sur U1:12 (signal nommé SS) ?
6. Pour des mots de 8 bits, combien aurait-il fallu de coups d'horloge pour obtenir ce même
résultat ?
7. Vous allez maintenant vérifier cette étude théorique par simulation. N’oubliez pas de préciser
« Analog or Mixed A/D ». Vous respecterez les temps proposés. Les signaux d’entrées seront
générés à l’aide des « DigStim1 » dans la librairie « SOURCSTM ».
8. Proposez une solution pour voir plus rapidement (sur le résultat de la simulation) le
fonctionnement du schéma sans faire une analyse bit à bit des différentes entrées et sorties.
9. Expliquez ce qui se passe si l’on supprime la connexion à la masse sur U1:2. Faire une
simulation pour le vérifier.
Logique séquentielle – Registres à décalage – TD
Lycée Jules Ferry – Versailles - LD
2/5
2007-2008
2
Programmation d’un registre à décalage sur GAL22V10
On veut réaliser un registre à décalage à gauche ou à droite; la sélection du sens se
faisant suivant l'état d'une variable d'entrée.
A l'aide des schémas ci-dessous déterminer l'équations des entrées D pour réaliser
un tel registre (1 entrée série, 4 sorties // et une entrée de sélection).
Ecrire le fichier ABEL en utilisant des équations (ex: Q.D=????). Le compiler et
valider par simulation le bon fonctionnement.
Registre à décalage à droite
HI
S
C1
1D
R
D
H
Q0
S
C1
1D
R
Q1
S
C1
1D
R
Q2
S
C1
1D
R
Q3
Rz
Registre à décalage à gauche
U8B
HI
U5B
H
Rz
S
C1
1D
R
74LS74A
U6B
Q0
S
C1
1D
R
74LS 74A
U7B
Q1
S
C1
1D
R
Q2
S
C1
1D
R
74LS 74A
74LS 74A
D
Logique séquentielle – Registres à décalage – TD
Lycée Jules Ferry – Versailles - LD
3/5
2007-2008
Q3
Logique séquentielle – Registres à décalage – TD
Lycée Jules Ferry – Versailles - LD
4/5
2007-2008
Logique séquentielle – Registres à décalage – TD
Lycée Jules Ferry – Versailles - LD
5/5
2007-2008