Travaux dirigés.

1
Filière : GE
Prof : B. HAJJI
Niveau 5ème année
Année 2014-2015
TD1 : Électronique numérique intégré
Exercice 1.
On suppose que l'inverseur CMOS représenté par le schéma de la gure
1 fonctionnant avec VDD = 5V , et qu'on a VT N = −VT P = 1V , µn Cox =
4µp Cox = 1mA/V 2 et (W/L)n = (W/L)p = 1µm/0.25µm.
Figure 1 Schéma de l'inverseur CMOS
1. Pourquoi toujours le transistor PMOS en haut attaché à l'alimentation
VDD et le transistor NMOS en bas relié à VSS ?
2. Rappeler la caractéristique statique de l'inverseur CMOS et expliquer
pourquoi la consommation statique est nulle.
3. Calculer les résistances RDSN (résistance équivalente du transistor NMOS
lorsqu'il conduit) et RDSP (résistance équivalente du transistor PMOS
lorsqu'il conduit).
2
4. On connecte maintenant l'inverseur à une capacité C = 10 pF, et que
l'entrée de l'inverseur varie instantanément de 0 à VDD et de VDD à
0. En remplaçant le transistor par sa résistance équivalente, calculer le
temps tP LH nécessaire à la sortie pour passer de 0 à VDD /2 et le temps
tP HL nécessaire à la sortie pour passer de VDD à VDD /2.
5. Pourquoi les temps tP LH et tP HL sont-ils diérents ? que faut-il faire
pour avoir le même temps de propagation.
6. Quelle est la puissance dissipée par l'inverseur lorsque il est connecté à
une capacité de 10 pF et fonctionnant à la fréquence de 100 MHZ.
7. Dessiner le dessin de masque de l'inverseur CMOS.
8. Noter les diérences essentielles existant entre les deux types de transistors PMOS et NMOS.
Exercice 2.
1. Faites le dessin de masque de la fonction porte NAND à trois entrées
2. Concevoir une porte logique statique qui implante la fonction suivante :
S = A.B + CDE + F
Exercice 3.
Soit le dessin de masque de la gure 2.
Figure 2 1. Traduire ce dessin de masques en un schéma équivalent à base de transistors NMOS et PMOS.
2. Calculer la fonction logique Y réalisée par ce circuit en fonction de A,
B et C
3
3. Donner la table de vérité de la fonction logique Y
Exercice 4.
Soit le dessin de masque de la gure 3.
Figure 3 1. Traduire ce dessin de masques en un schéma équivalent à base de transistors NMOS et PMOS.
2. Quelle est la fonction réalisée par ce circuit
1
Filière : GE
Prof : B. HAJJI
Niveau 5ème année
Année 2014-2015
TD2 : Électronique numérique intégré
Questions de cours
1. Quelles sont les facteurs qui augmentent la consommation de puissance
dans une porte statique ?
2. Qu'est ce que le seuil d'un inverseur ?
3. Quelles couches peut-on relier avec un contact ?
4. Quelle est la fonction du masque appelé passivation dans un circuit
intégré ?
Exercice 1.
1. Construisez la porte logique statique complexe qui correspond à la table
de vérité suivante en considérant que les signaux ainsi que leurs inverses
sont disponibles :
A
B
C
D
Sortie
1
1
0
1
1
0
1
1
1
0
X
0
1
X
0
1
0
X
0
0
1
1
1
0
1
1
X
0
X
X
0
0
1
0
0
1
1
0
1
1
2. Calculer le délai maximum pour le circuit de la gure 1.
Exercice 2.
1. Nommer 6 couches d'un procédé de fabrication et donner l'ordre d'utilisation des masques correspondants.
2
Figure 1 Figure 2 2. Si le n÷ud du haut de la gure 2 est VDD , Quelle est la fonction réalisée
par la cellule schématisée par la gure 2. Donner le schéma au niveau
transistor de ce circuit.
.
3
Exercice 3.
Soit le dessin de masque de la gure 3.
1. Donner le schéma équivalent à base de transistors NMOS et PMOS.
2. Compléter la table de vérité suivante :
A
B
1
1
0
0
0
1
0
0
1
0
S1
S2
Table 1 3. Quelle est la fonction réalisée par ce circuit.
Figure 3