Architecture 1 TD 8 : conception CMOS et dessins de masques

Architecture 1
TD 8 : conception CMOS et dessins de masques
ENSIMAG 1A
Année scolaire 2008–2009
Ex. 1 : Analyse de circuits CMOS combinatoires
Question 1 A quelles portes logiques bien connues correspondent les schémas CMOS cidessous.
Vdd
Vdd
i1
i0
z
a
o
Vss
Vss
Question 2 Donner la table de vérité de la sortie o en fonction des entrées a et x pour le
schéma ci-dessous (note : le fil x en pointillés en un fil normal, il est dessiné différemment pour
améliorer la lisibilité du schéma et montrer qu’il n’est pas relié aux fils i0 et c).
Vdd
i1
a
(p1 )
i0
o
x
(n1 )
Vss
Question 3 Expliquer le comportement de ce circuit en fonction des valeurs des entrées i1 , i0
et a.
Question 4 Quelle stratégie proposer pour réaliser un driver non inverseur (i.e. o = x et pas
o = x comme dans le schéma précédent) ?
Question 5 Soit le circuit ci-dessous. Donner la table de vérité de la sortie s en fonction des
entrées x, y et z.
Vdd
x
z
s
y
Vss
Question 6
Comment s’appelle ce circuit bien connu ?
Ex. 2 : Construction de circuits CMOS
Question 1
Dessiner le schéma d’une porte NAND à 2 entrées en technologie CMOS.
Question 2
Dessiner le schéma d’une porte XOR à 2 entrée en technologie CMOS.
Question 3
Dessiner le schéma en technologie CMOS de la fonction (quelconque) suivante :
f (a, b, c, d) = a.b + c + d
Ex. 3 : Analyse de masques
Question 1 Construire le schéma en transistors CMOS correspondant au premier dessin de
masque en annexe et donner l’équation booléenne du circuit en question.
Question 2 Construire le schéma en transistors CMOS correspondant au deuxième dessin de
masque en annexe et donner l’équation booléenne du circuit en question.
vdd
cm/pd
metal1
pdif
poly
i0
i1
o
i3
i2
cm/nd
ndif
vss
i7
i6
i5
i4
i3
i2
vss
vdd
i1
iO
o