DELAGE, Eric Architecte de System-on-Chips/-FPGAs
Transcription
DELAGE, Eric Architecte de System-on-Chips/-FPGAs
DELAGE, Eric Architecte de System-on-Chips/-FPGAs Photo Mon objectif professionnel est d’avoir un rôle moteur dans le développement de System-onChips/-FPGAs pour les produits numériques de prochaine génération, de participer activement à la conversion d’idées novatrices en succès commerciaux. CONTACT INFORMATION (Personnel) Téléphone: +33.(0)2.31.44.87.69 Email: [email protected] (Professionnel) Téléphone: +33.(0)2.31.29.49.45 Email: [email protected] Eric DELAGE Résidence “Les Moustiers” 10, rue du Père Sanson F-14000 Caen France EXPERIENCES 02/2003Aujourd’hui ZODIAC/IN-SNEC, Centre de développement de Normandie, France Telecom BU, H/W Design Group, System-on-FPGA Architect and Design Leader • Responsable de la spécification, du développement VHDL et de la vérification de plusieurs architectures de System-on-FPGAs – allant de 1Mportes à 12Mportes – pour des récepteurs de télécommunication professionnels. • Responsable de la spécification, du développement VHDL et de la vérification de plusieurs architectures de System-on-FPGAs pour le streaming de données à 350Mb/s sur des réseaux TCP et à 950Mb/s sur des réseaux UDP. Etude d’architectures permettant le transfert de données via plusieurs liens Ethernet 1Gb/s simultanément. • Etude approfondie des architectures de System-on-Chips/-FPGAs utilisant le concept de Network-on-Chip avec une attention particulière pour les architectures de switches supportant simultanément les services garanties et best-effort. • Mise en place d’une méthodologie de développement FPGA mettant l’accent sur la génération rapide de plateformes à base de processeurs (IBM/PowerPC405), la réutilisation de développement d’IPs VHDL et les méthodes de vérification VHDL rigoureuses. • Encadrement de neuf stagiaires ingénieurs (ENSICAEN '07, ENSICAEN '06, PARIS VI '05, ENSICAEN '04). 07/200202/2003 MICRONAS, Centre de développement de CIs de Freiburg, Allemagne Digital Design Group, System-on-Chip Design Leader • Responsable du développement Verilog et de la vérification d’un processeur de traitement du signal fonctionnant à 100MHz et de son intégration dans un System-on-Chip (400kportes) monoprocesseur pour applications portables audio. • Participation à plusieurs groupes de travail sur la définition d’un processus de développement Verilog pour l’entreprise avec une exigence forte pour la réutilisation des développements d’IPs Verilog. 05/199506/2002 PHILIPS SEMICONDUCTORS, … …, Centre de développement de CIs de Caen, France (07/2000-06/2002) Digital Media Business Line, Imaging Group, System-on-Chip Architect • Responsable de la spécification d’un System-on-Chip (800kportes) monoprocesseur(ARM946ES) pour combiné caméra / appareil photo numérique (incluant le choix du partitionnement matériel/logiciel). • Responsable de la spécification de plusieurs IPs de traitement d’image et de vidéo compatibles avec le protocole de communication point à point PHILIPS/DTL. • Participation au développement VHDL et à la vérification d’un IP de compression/ décompression JPEG compatible avec le protocole de communication point à point PHILIPS/DTL. • Participation au déploiement du protocole de communication point à point PHILIPS/DTL. • Participation au déploiement de la méthodologie de design PHILIPS/CoReUse. • Encadrement de plusieurs ingénieurs débutants. …, Laboratoire système d’Hambourg, Allemagne (01/1999-06/2000) Video Compression and Storage Group, System-on-Chip Architect • Responsable de la veille technologique du marché des caméras numériques et de la spécification d’une application de référence pour un combiné caméra / appareil photo numérique. • Participation à la spécification d’un System-on-Chip (800kportes) biprocesseur (MIPS/R3000 & MIPS/R1900) pour combiné caméra / appareil photo numérique (incluant le choix du partitionnement matériel/logiciel). • Etude des performances des System-on-Chips à base de processeurs MIPS incluant: modélisation en C du système matériel, étude de la chaîne d’assemblage, de compilation et d’édition de liens DIAB, programmation en C de séquence de démarrage et de benchmarks. • Encadrement d’un stagiaire ingénieur (ENSERB '99). …, Centre de développement de CIs de Caen, France (05/1995-12/1998) Digital Media Business Line, Imaging Group, System-on-Chip Design Leader • Responsable de la spécification, du développement et de la vérification d’un sous-système de traitement d’image et de vidéo (250kportes) intégré dans un System-on-Chip (550kportes) monoprocesseur (MIPS/R3000) pour appareil photo numérique 1.3Mpixels. • Participation au développement VHDL de plusieurs CIs pour le marché de l’Imaging • Encadrement d’un stagiaire ingénieur (INSA '98). COMPETENCES Compétences • Gestion de projets ASIC/FPGA managériales • Engagement dans les processus d’assurance qualité • Encadrement de stagiaires et d’ingénieurs débutants Compétences • Architectures de SoC/SoFPGA pour applications multimédia, télécommunication et réseaux techniques • Processeurs MIPS/R3000, ARM/ARM946E-S, IBM/PowerPC405 et Freescale/PQ3 • Interconnections ARM/AMBA-AXI/-AHB, OCP-IP/OCP, Philips/DTL et IBM/CoreConnect • Interfaces et switches de NoC/NoFPGA pour les communications on-chip • Modélisation Matlab, Simulink et SystemC de systèmes complexes • Vérification VHDL and Verilog avec Cadence/NC-Sim et Mentor/ModelSim • Synthèse VHDL et Verilog avec Synopsys/DC-Compiler et Synplicity/Synplify Pro • Implémentation HDL d’algorithmes de traitement d’image et de vidéo • Implémentation HDL d’algorithmes de démodulation BPSK/CPFSK • Implémentation HDL de solutions de streaming de données sur des réseaux TCP/UDP Compétences • Anglais linguistiques • Allemand : courant : courant (utilisation quotidienne) Plusieurs participations à des projets pluriculturels et plusieurs expériences à l’étranger : 3 mois en 1996 à Eindhoven (Hollande), 18 mois en 1999-2000 à Hambourg (Allemagne), 7 mois en 20022003 à Freiburg (Allemagne). Ce fut l’occasion de mieux comprendre d’autres environnements culturels et d’apprendre d’autres manières de penser et d’agir. DIPLOMES 09/198906/1994 Ecole Supérieure d’Ingénieurs en Electrotechnique et Electronique (E.S.I.E.E.), Paris, France Diplôme d’Ingénieur en microélectronique reconnu par l’Etat (réussi avec félicitations) 09/199306/1994 Université Pierre & Marie Curie (U.P.M.C), Paris, France Diplôme d’Etudes Approfondies en microélectronique (réussi avec félicitations) LOISIRS • Profiter des moments passés avec ma famille. Aider mes fils de 3 ans et 1 an à découvrir, comprendre et apprivoiser le monde qui les entoure. Cette expérience enrichissante et réjouissante m’a permis de développer des qualités de pédagogie et d’organisation. • Cuisiner avec et pour ma famille. Rencontrer des amis. • Lire, comprendre et apprendre. Je m’intéresse actuellement à la géométrie projective et à son utilisation dans la vision 3D avec l’objectif de développer un System-on-Chip ou un IP VHDL innovant pour la navigation autonome de véhicules ou de robots. Dans le passé, je me suis intéressé à la programmation Java, au développement de plug-ins pour la plateforme Eclipse RCP et à la technologie Peer-to-Peer JXTA.