télécharger le fichier PDF.
Transcription
télécharger le fichier PDF.
Mimoun Kissi 6 Bd Roger Salengro 93190 Livry-Gargan H 06.27.56.05.90 B [email protected] Permis B - 24 ans Français Compétences Architectures FPGA, CPLD, processeurs RISC, assembleur MIPS, Nios II Logiciels Xillinx ISE, Altera Quartus, Modelsim, Keil, Eldo, Matlab, Tetramax, Cadence (Virtuoso, SoC Encouter, RTL Compiler) Informatiques Langage C/C++, SystemC, VHDL, Verilog, Python Langages Anglais et Espagnol niveau intermédiaire Bus Ethernet, PCI express Diplômes et Études 2014 Master Systèmes Électroniques et Systèmes Informatiques. Université Pierre et Marie curie Paris VI { Étude du processus de fabrication d’un circuit intégré CMOS { Analyse temporelle et test intégré (DFT) des circuits intégrés numériques { Etude de l’architecture des circuits reprogrammables de type FPGA et CPLD { Description et modélisation de circuits numériques en VHDL { Modélisation et simulation électrique de circuits analogiques et mixtes à l’aide des langages SPICE, VHDL(-AMS), SystemC(-AMS), et Matlab 2012 Licence ingénierie électronique. Université Pierre et Marie Curie Paris VI { Électronique analogique (amplificateurs, transistors, filtrages) et numérique (FPGA, langage VHDL) { Physique pour l’électronique : ondes électromagnétiques, physique des semi-conducteurs { Traitement du signal : transformée de fourier, transformée de laplace, convolution, corrélation Expériences Stage Avril à Sept “ Mise en oeuvre d’un BIST programmable dans un FPGA”. 2014 NanoXplore, 1 route de Gisy, Bièvres { Description d’un algorithme de March (test mémoire) en langage Verilog pour tester les mémoires internes du FPGA { Étude de l’architecture d’un FPGA full-custom { Écriture de script python pour configurer, placer et router les composants du FPGA afin de tester leurs fonctionnalités { Optimisation des fichiers de tests écrient en python pour améliorer les temps de tests Janv à Avril “Modélisation de fautes transitoires de type SEE”. 2013 Laboratoire d’informatique de Paris VI, Département SoC, Equipe SYEL { Recherche bibliographique sur le phénomène de Single Events Upset (effets singuliers) { Etude des différents paramètres de l’effet d’upset dans les mémoires SRAM { Simulation électrique d’une cellule SRAM au niveau transistor avec le logiciel Eldo Projets Sept à Nov Projet Conception à base de plate-forme. 2013 { Conception conjointe matérielle/logicielle à base d’IP VHDL et de programmation en langage C dans le but d’afficher un flux vidéo en utilisant une caméra de 5 megapixels { Développement d’un SoC sur FPGA comprenant un softcore de type Nios II Sept à Dec Réalisation d’un processeur AMD2901. 2012 { Description comportementale et structurelle du circuit VLSI à l’aide du langage VHDL { Placement, routage, validation de la vue en masque du circuit, et analyse des performances temporelles Centre d’intérêt Responsable d’une école de football regroupant 180 enfants âgés de 6 à 12 ans Professeur à domicile dans le domaine des mathématiques, de la physique et de l’électronique