TP1 PLL TP2 CAN/CNA

TP CESI
Electronique Non Linéaire
TPs CESI
Electronique non linéaire
Salles G45-G46 Bât 3A (voir plan fac page 2)
Responsables TPs :
Hélène LEYMARIE [email protected] // Thierry PERISSE
[email protected]
Techniciens : Franck Lacourrège
TP 1 (6h) : Etude d’une Boucle à verrouillage
de phase PLL 4046.
TP2 (6h) : CAN/CNA + Acquisition/Restitution
3 séances de 4h soit :
Première séance TP1(4h) début
Deuxième séance TP1(2h) fin + TP2(2h) début
Troisième séance TP2(4h) fin
Documentation CI
:
PLL 4046
ADC0804
DAC0800
Année 2012-13
Thierry PERISSE
1
Electronique Non Linéaire
G45 / G46
Salles de TP
TP CESI
A– PREPARATION
Les questions théoriques sont à préparer avant de venir en TP
(la préparation peut être demandée en début de séance et doit être
jointe au compte rendu en fin de séance)
B– MANIPULATION
Une validation de chaque partie expérimentale doit être faite
avec un responsable de TP.
Thierry PERISSE
2
BOUCLE A VERROUILLAGE DE PHASE (4046)
Le but de ce TP est de caractériser la boucle à verrouillage de phase en statique et en dynamique, puis d’en
définir les plages de capture et de maintien. En tant que système asservi, on n’omettra pas de vérifier les
conditions de stabilité du système.
1 Brefs rappels théoriques
Page 1/12
Page 2/12
Page 3/12
2 Présentation du circuit intégré 4046
L’étude expérimentale de la PLL sera réalisée grâce au composant HCF4046 qui est un circuit intégré de la
famille CMOS 4000. Il se compose d’un oscillateur linéaire commandé en tension (OCT ou VCO) et de deux
comparateurs de phase au choix. C’est un circuit intégré « classique » pour réaliser une boucle à verrouillage de
phase numérique. Les applications les plus courantes de la PLL (Phase Locked Loop) sont la démodulation de
fréquence, la synthèse de fréquence, la reconstitution de porteuse dans certains cas de démodulation AM,
décodeur stéréophonique …
Schéma équivalent et brochage en boitier DIL :
Page 4/12
3 Travaux pratiques
I ETUDE STATIQUE DE LA PLL
Ia) Etude du VCO
Le circuit sera alimenté par une tension Vdd = 15 V.
Il est nécessaire de découpler l'alimentation par un
condensateur de 4,7 µF.
On prend C1 = 470 pF, R1 = R2 = 100 kΩ.
En utilisant la documentation technique du 4046 (annexe 1), déterminer Fmin, Fmax, FL et f0.
On donne Fmin = F0 - FL et Fmax = F0 + FL.
Tracer la fréquence du signal de sotie V4 (nommée fs) en fonction de V9 pour V9 variant de 0 V à 16 V.
En déduire la pente K0 du VCO (K0 = ∆ω/∆u rd V-1 s-1) et la fréquence F0.
Comparer Fmin et Fmax aux valeurs effectivement obtenues.
Ib)- Etude du comparateur de phase 1 (CP1)
Le tracé de la caractéristique du comparateur de phase s’effectue ici lorsque le système est bouclé.
Mesurer précisément la résistance R3 et C2 du filtre passe bas. Câbler le montage et visualiser à l’oscilloscope
V14,V4 et V9. Conclure.
Tracer la tension V9 (mode DC du voltmètre) en fonction du déphasage Φe-Φs lorsque la PLL est verrouillée
(Fe=Fs).
En déduire la pente Kd de la caractéristique (V/rad). Comparer la à la valeur théorique.
Page 5/12
II ETUDE DYNAMIQUE DE LA PLL
II a) Stabilité de la PLL
A l’aide de l‘annexe 2, déterminer si le système est stable ou non pour une résistance R3 égale à 10 Kohms et
des capacités C2 égales à 1 nF ou 10 nF. A quoi sert le filtre passe bas ?Expliquer le compromis stabilité
/filtrage et trouver une solution. Par un souci de simplicité de câblage, le filtre passe bas sera par la suite
constitué de R2 et C3 seulement (R4 = 0).
II b) Mesure des fréquences d'accrochage (capture range) et de verrouillage (lock in
range)
En augmentant progressivement la fréquence Fe du signal d'entrée, noter la fréquence Fc1 où la PLL se
verrouille (Visualiser V14 et V4). En continuant d'augmenter Fe, noter la fréquence FL2 où la PLL décroche.
Faire la même étude pour les valeurs décroissantes de Fe, noter les fréquences Fc2 et FL1.
FC1
FL2
Fe valeurs croissantes
Fe valeurs décroissantes
FL1
FC2
En déduire les plages de capture FC2- FC1= 2 ∆ FC et de verrouillage FL2- FL1 = 2∆ FL. Refaire les mesures pour
une capacité C2 = 10 nF.
Expliquer les phénomènes de déverrouillage et de capture puis comparer vos résultats aux valeurs théoriques.
1
(∆
∆FC = 2π .
KoVdd
2τ
)
II c) Modélisation du système bouclé d’ordre 2
Le but de cette manipulation est d’observer la réponse du système bouclé à un échelon indiciel appliqué à
l’entrée de la PLL. Il s’agit d’un échelon de fréquence. Comme il est difficile d’observer un saut de fréquence à
l’oscilloscope, on étudiera les tensions images de la fréquence d’entrée Umodulant et de la fréquence de sortie
V9 .
L’échelon de fréquence d’entrée sera obtenu à l’aide de deux GBF (1 et 2) en réalisant une modulation de
fréquence. L’échelon de fréquence réponse de sortie est obtenu patte 9 (entrée du VCO de la PLL). Cette
dernière effectue alors une démodulation de fréquence. Le schéma suivant décrit la manipulation à effectuer.
Page 6/12
GBF1
V9 tension
Umodulant
9
14
VCO 1
GBF2
VCO 2
Tension modulée
en fréquence (fe)
PLL 4046
4
Tension modulée
en fréquence (fs)
PLL verrouillée
Quels que soient les GBF1 et 2 utilisés la fréquence de la tension modulée doit être comprise entre 105 et 95
KHz pour une capacité C2 égale à 10 nF. Umodulant est un signal sinusoidal de fréquence égale à 100Hz.
Vérifier que la PLL est bien verrouillée. Observez à l’oscilloscope la tension V9 en synchronisant sur la tension
Umodulant.
On assimile le système à un système du second ordre de fonction de transfert T(p).
En observant V9, mesurer le dépassement d et la pseudopulsation ωp en déduire mexpérimental et ω0
expérimental.
On donne : Dépassement d = exp()
Pseudo Pulsation ωp = ω0 .
Comparer aux valeurs théoriques.
ω
0
=
KoKd
τ
1
et m = 2 .
1
Ko.Kd.τ
II d) Application de la PLL : reconstitution de porteuse AM
Pour C = 1 nF, la boucle étant verrouillée, visualiser les tensions V4 et V14. Faire varier la fréquence du signal
d'entrée de 0 à 100kHz. Que se passe-t-il ? Conclure quant à l'utilisation de ce dispositif pour une restitution de
porteuse AM en vue d'une détection synchrone.
Page 7/12
III MEME ETUDE AVEC LE COMPARATEUR DE PHASE 2
Principe du comparateur de phase 2 :
- Si V3 est en avance de phase par rapport à V14, V13 est mis à zéro pendant un temps proportionnel à ce
déphasage.
C se décharge alors à travers R et V9 diminue, donc la fréquence F3 également. V3 se trouve donc "retardé".
- Si V3 est en retard de phase par rapport à V14, V13 est mis à VCC pendant un temps proportionnel à ce
déphasage.
C se charge alors à travers R et V9 augmente, donc la fréquence F3 également. V3 se trouve donc "avancé".
- Si V3 et V14 sont en phase, V13 est à l'état haute impédance. C reste alors chargé, donc V9 = cte et F3 =
cte.
III a) Stabilité de la PLL
A l’aide de l‘annexe 2, déterminer si le système est stable ou non pour une résistance R3 égale à 6.8 KOhms,
R4 à 1 KOhm et une capacité C2 égale à 159 nF.
III b) Mesure des fréquences d'accrochage (capture range) et de verrouillage (lock in
range)
Mesurer les fréquences de verrouillage et de capture.
Visualiser V4 et V14 lorsque la boucle est verrouillée. Faire varier Fe. Que se passe-t-il ? Conclusion.
III c) Application de la PLL : reconstitution de porteuse AM
Faire varier la fréquence du signal d'entrée de 0 à 100kHz. Que se passe-t-il ? Conclure quant à l'utilisation de
ce dispositif pour une restitution de porteuse AM en vue d'une détection synchrone.
Bibliographie :
« Boucles à verrouillage de phase » Michel Girard Edisciences
Page 8/12
ftp://ftp.discip.crdp.ac-caen.fr/discip/physapp/bts/electronique/107.pdf
http://iut-tice.ujf-grenoble.fr/ticeespaces/GTR/tn/monsite/modtn/tp/TextesTP/cycle2A-1/PLL/TpPll.pdf
Annexe 1 : DOCUMENTATION TECHNIQUE DU 4046 (EXTRAIT)
ANNEXE 2 : ETUDE DE LA STABILITE
Page 9/12
Page 10/12
DOCUMENT REPONSE : Travaux pratiques
I caractéristiques statiques
Ia) caractéristique statique du VCO
V9(mode
DC
voltmètre)
Fs (Hz)
Pente Ko expérimentale(rad/s/V) =
Pente Ko théorique(rad/s/V) =
Fo =
Fmin =
Fmax =
Ib) caractéristique statique du comparateur de phase
R3mesurée =
C2mesurée =
Conclusion des chronogrammes V14, V4 et V9 :
V9(mode
DC
voltmètre)
Φe-Φs
(°)
Pente Kd expérimentale (V/rad) =
Pente Kd théorique (V/rad) =
II caractéristiques dynamiques : Comparateur de phase 1 et filtre passe bas1
IIa) stabilité
IIb) Mesure des plages de verrouillage et de capture
Valeurs de
C2
Plage de
verrouillage
expérimentale
2 ∆ FL
Plage de
verrouillage
théorique
2 ∆ FL
Plage de
capture
expérimentale
2 ∆ FC
Plage de
verrouillage
théorique
2 ∆ FL
C=1nF
C = 10 nF
Explications des phénomènes de capture et de déverrouillage
Page 11/12
II c) Modélisation du système d’ordre 2
Valeurs de
C2
dépassement
expérimental
d
Pseudo
m
ωo
Oscillation
expérimental expérimental
Expérimentale
ωp
C=10 nF
m théorique =
ωo theorique =
II c) Verrouillage sur harmoniques
III caractéristiques dynamiques : Comparateur de phase 2 et filtre passe bas 2
IIIa) stabilité
IIIb) Mesure des plages de verrouillage et de capture
Valeurs de
C2
Plage de
verrouillage
expérimentale
2 ∆ FL
Plage de
verrouillage
théorique
2 ∆ FL
Plage de
capture
expérimentale
2 ∆ FC
Plage de
verrouillage
théorique
2 ∆ FL
C=159 nF
Etude des phases de V14, V4 et V9 :
III c) verrouillage sur harmoniques
Page 12/12
TP CAN CNA
TP2 partie 1 : CAN / CNA
1.
Introduction :
Vue d’ensemble de la carte CAN CNA :
2.
Schémas électriques :
3.
Projet FPGA :
4.
Programmes VHDL :
Documents constructeurs :
CAN : Datascheet ADC0804
CNA : Datascheet DAC0800
Thierry PERISSE
1
Thierry PERISSE
ADC0804
CAN
Signaux de commandes
BUFFER
FPGA
CNA
Horloge
BUFFER
DAC0800
CNA
2,5v. réglable
Sortie
0v./5v.
DAC0800
ANALOGIQUE
SORTIE
Tension variable
Sortie
1. Introduction :
ANALOGIQUE
ENTREE
CAN
+5v/0v
+15v/0v/-15v.
Horloge
Alimentation
Alimentations
Entrées sélections
TP CAN CNA
Vue d’ensemble de la carte CAN CNA :
2
TP CAN CNA
2.
Schémas électrique :
2.1
Alimentations de la carte et réalisation du +2.5v réglable et de la
tension variable 0/5v. :
2.2
Thierry PERISSE
Schéma du Convertisseur Analogique Numérique :
3
TP CAN CNA
2.3
Schéma électrique du FPGA :
2.4 Schéma électrique du convertisseur Numérique Analogique :
3.
Projet FPGA :
3.1
Projet d’ensemble : gestioncancna
3.2
Sous projets : CMP8BITS gestionsinus8 gestioncan gestioncna
Thierry PERISSE
4
TP CAN CNA
Thierry PERISSE
5
TP CAN CNA
4.
Programme VHDL :
gestioncan.vhd
gestioncan.vhd
4.1
Thierry PERISSE
6
gestioncan.vhd
TP CAN CNA
cmp8bits.vhd
4.2 : CMP8BITS.vhd
Thierry PERISSE
7
TP CAN CNA
gestioncna.vhd
4.3 : gestioncna.vhd
Thierry PERISSE
8
TP CAN CNA
A-
Préparation :
Repérer les différentes parties sur la carte à l’aide de sa vue d’ensemble
Une résistance de 330Ω est mise en série avec les leds rouge, à l’aide de la
documentation ci-dessous, justifier cette valeur ?
LED
La tension de seuil dépend de la
couleur et donc de la composition
chimique du dopage.
A_1
CAN ADC084 :
Sur quel principe est basé le fonctionnement du circuit intégré ADC0804 ?
Expliquer le fonctionnement a partir du schéma fonctionnel du CAN ?
A quel timing doit correspondre les signaux de commandes du CAN ?
A_2
CNA DAC0800 :
A l’aide de la documentation constructeur et du schéma électrique du can :
Donner l’expression de la tension de sortie SDAC en fonction de Iref, R0
(R0=R26=R27), V0 (V0=5v.) et de la valeur numérique N présente sur les entrées
du CNA.
Justifier la valeur de Rref=R32//R33 pour avoir Iref=2mA (avec Vref=15v.) ?
Justifier la présence et les valeurs de R30//R31 sur le VR– du cna ?
Justifier les valeurs de R0 et de V0 pour une tension SDAC variant entre –5v et
+5v. ?
Tracer la caractéristique théorique SDAC=f(N). ?
Calculer la valeur de la résolution du CNA.?
Donner le temps de conversion ?
Thierry PERISSE
9
TP CAN CNA
B-
Manipulation :
B_1
ALIMENTATIONS :
MERCI DE BIEN VOULOIR RESPECTER LES COULEURS POUR LE
CÂBLAGE DES ALIMENTATIONS:
·
Noir <——> Masse (0v.)
·
Rouge <—> Toutes les tensions positives (+15v. Et +5v.)
·
Bleu <—> Tension négative (-15v.)
Tests et réglages des différentes alimentations :
·
Vérifier que la LED est allumée
·
Régler la sortie tension 2.5v. à cette valeur à l’aide du potentiomètre
·
Vérifier que sur l’autre sortie nous ayons une tension variable 0v./5v.
B_2 CONVERTISSEUR ANALOGIQUE NUMERIQUE ADC0804
HORLOGE HCAN et TENSION EADC :
·
Régler le générateur de fonction à 2Mhz (0/5v.) à l’aide de l’oscilloscope (ou bien
utiliser la sortie TTL du générateur). Mesurer à l’oscilloscope la fréquence et les
niveaux de tension avant de l’envoyer sur la maquette.
·
Relier la tension variable 0/5v. à l’entrée analogique à convertir EADC et vérifier
qu’un mot binaire est présent en sortie. ( Led rouge allumée —> un 1 logique en
sortie ).
Relever les chronogrammes suivants : RDBAR WRBAR INTBAR et DATAVALID ?
Comme l’on a un oscilloscope à 2 voie il sera opportun de relever les chronogrammes 2
par 2 en prenant le front descendant de WRBAR comme origine des temps.
WRBAR avec INTRBAR / WRBAR avec RDBAR / WRBAR avec DATAVALID
Donner la fréquence d’échantillonnage ?
Mesurer les différents temps sur les chronogrammes et les comparer a ceux du
datascheet du convertisseur ADC0804 ?
En utilisant le programme gestioncan.vhd; Donner l’allure des signaux WR RD
DATAVALID ?
Thierry PERISSE
10
TP CAN CNA
Tracer la fonction de transfert du CAN : N=f(EADC) ? (// avec la théorie)
N équivalent décimal du mot numérique en sortie
EADC : Tension d’entrée analogique (0/5v.)
Mesurer le Quantum ? (// avec le quantum théorique)
B_3 CONVERTISSEUR NUMERIQUE ANALOGIQUE DAC0800
HORLOGE HCNA ET POTENTIELS PARTICULIERS :
·
Dans un premier temps on reliera les deux horloges : HCNA = HCAN = 2Mhz (TTL
0/5V.)
·
Relier la tension Vref du CNA au potentiel +15v.
·
Les entrées de sélection seront sur la combinaison 00 (combinaison qui permet de
renvoyer sur l’entrée du CNA le mot N correspondant à une tension analogique
EADC).
Vérifier que la sortie du CNA SDAC varie de Xv. à +Xv. ? Donner la valeur de X et
justifier cette valeur ?
·
Prenons maintenant une horloge : HCNA = 100hz (TTL 0/5V.)
Visualiser et donner l’allure des signaux sur SDAC en fonction de la combinaison des
inters (entrées de sélection) :
Sel=11
Q<=Q+1
Rampe
Sel=10
Q<=Qmémoire
sinus numérique sur 256 échantillons
Donner la relation entre la fréquence du sinus HSIN et la fréquence du CNA HCNA ?
Vérifier cette relation pour 1khz et 256khz ?
Sel=01
Q<=Qinters
Le mot d’entrée N est fabriquée par 8
inters
Tracer la caractéristique de transfert SDAC=f(N) ? (// avec la théorie)
Donner une mesure expérimentale du quantum ? (// avec le quantum théorique)
Thierry PERISSE
11
TP ACQ. / REST.
TP2 partie 2 : Acquisition / Restitution
A– PROJET ACQUISITION :
A-1 Essai carte CAN / CNA :
A-1-1
Alimenter la carte (voir tp can cna).
ATTENTION LE CI ADC0804 ADMET SUR SON ENTREE EADC UNE TENSION
COMPRISE ENTRE 0 ET 5 VOLTS.
A-1-2
Régler le générateur sur un sinus de 1Khz avec une tension crête à
crête de 4volts et un offset de 2volts à l’aide de l’oscillo.
A-1-3
Envoyer ce signal sur l’entrée EADC de la maquette CAN / CNA et
visualiser la sortie SDAC.
A-2 Réalisation de l’étage interface microphone et Amplificateur d’entrée :
A-2-1
Interface microphone :
Réaliser le câblage et visualiser le résultat à l’oscillo ?
A-2-2
Amplificateur d’entrée :
Réaliser le câblage et mettre l’ampli après l’interface micro et régler le
gain de telle sorte que l’on retrouve l’image du son sur l’oscillo ?
Microphone
ACQUISITION /RESTITUTION
Projet
CAN CNA
RESTITUTION
ACQUISITION
Projet
Projet
Projet
Haut-parleur
TP ACQ. / REST.
TP ACQ. / REST.
A-3 Réalisation du filtre anti repliement FAR :
A-3-1 Cahier des charges :
Normes Téléphoniques :
Fréquence d’échantillonnage —> 8Khz.
Gabarit —> Voir le gabarit de réponse en fréquence d’une voie
téléphonique.
Largeur du canal de transmission :
Localement, la ligne téléphonique assure la liaison vocale dans un gabarit normalisé et
limité à la bande passante 300/3400Hz.
Cela permet de transmettre, de façon économique, les fréquences fondamentales de la
voix et un nombre d’harmoniques suffisant pour la compréhension du message.
Ce gabarit tient compte de la bande passante des filtres répéteurs et autres appareils
intercalés dans le réseau téléphonique.
Gabarit de réponse en fréquence d’une voie téléphonique.
TP ACQ. / REST.
Pour des raisons de réalisations le cahier des charges retenu du Filtre anti repliement
FAR:
Avec
fp=3.4Khz
fa=8Khz
et
Amax=3db
Amin=25db
Rappel sur un gabarit atténuation d’un filtre passe bas normalisé :
A-3-2 Préparation :
Donner le gabarit en gain et en atténuation ? Mentionner sur ce gabarit les fré
quences et les atténuations du cahier des charges ?
A l’aide du cahier des charges et de l’abaque trouver l’ordre du filtre n ?
A l’aide du tableau donner la fonction de transfert normalisée Hn(p) ? A quoi cor
respond les différentes colonnes sur le tableau ?
RAPPEL : Dans cette fonction de transfert normalisé la variable p est une variable normalisée pn qui est égale à p/wc.
Donner la fonction de transfert dénormalisée H(p) ? Mettre cette fonction de
transfert sous la forme canonique d’un filtre passe-bas ?
TP ACQ. / REST.
A-3-3 Etude de la structure de SALLEN KEY :
C11
0
C12
R11
R12
E
3
4
U1A
V+
+
OUT
2
TL084
-
1
S
11
V-
Donner la fonction de transfert de la structure de SALLEN KEY ?
Montrer que l’on peux mettre cette fonction de transfert sous une forme canoni
que d’un filtre passe bas ?
Pour chacune des cellules; Identifier W0 pulse naturelle et ξ coefficient d’amortis
sement ?
A-3-4 Réalisation du FAR :
Si l’on prend toutes les résistances égales à 10KΩ, calculer les autres composants
du filtres ?
A-3-5 Expérimentations :
Tracer le Bode (module) du filtre FAR ? (Exel, Matlab ou autre)
Dessiner le gabarit sur le tracé de Bode ?
Conclusion ?
TP ACQ. / REST.
A 4 Etage adaptateur :
A la sortie du filtre anti repliement nous sommes en présence de tension pouvant varier
entre +15 et –15 volts et en entrée du CI ADC0804 il nous faut une tension comprise
entre 0 et 5volts.
Donner la fonction de transfert du circuit ci-dessous ?
Câbler et tester à l’oscillo ?
Si le signal est convenable l’envoyer sur l’entrée EADC et voir si on récupère bien
ce signal à la sortie SDAC (si les inters sont bien positionnés) ?
ENTREE CAN ADC0804
Projet ACQUISITION
Récapitulatif
TP ACQ. / REST.
TP ACQ. / REST.
B– PROJET RESTITUTION :
B-1 Filtre de lissage :
B-1-1
B-1-2
Cahier des charges du filtre de lissage :.
Avec
fp=3Khz
fa=8Khz
et
Amax=3db
Amin=15db
Préparation :.
- Utilité d’un filtre de lissage ?
- Donner l’ordre du filtre ?
- Donner les fonctions de transfert normalisée et dénormalisée ?
(les résistances seront toutes égales à 10KΩ )
- Donner le schéma de câblage ( en utilisant une structure de SALLENKEY ) avec toutes les valeurs de composants ?
B-1-3
Expérimentation :.
Tracer le Bode (module) du filtre FAR ? (Exel, Matlab ou autre)
Dessiner le gabarit sur le tracé de Bode ?
Conclusion ?
B-1-4
Test du filtre de lissage dans la restitution du signal :
Régler le générateur sur un sinus de 1Khz avec une tension crête à crête
de 4volts et un offset de 2volts à l’aide de l’oscillo. Envoyer ce signal sur
l’entrée EADC de la maquette CAN / CNA et visualiser la sortie SDAC.
Mettre le filtre de lissage à la sortie du CNA et visualiser l’effet du lissage ?
TP ACQ. / REST.
B-2 Etage adaptateur :
A la sortie du filtre de lissage nous sommes en présence de tension pouvant varier entre
+5 et –5 volts et en sortie il nous faut une tension comprise entre 0 et 5volts.
Donner la fonction de transfert du circuit ci-dessous ?
Donner les valeurs des différents composants ?
Câbler et tester à l’oscillo ?
B-3 Etage Générateur / CAN-CNA / Projet Restitution :
Relier la sortie du filtre de lissage au casque et faire varier la fréquence du
générateur et tester l’acquisition du son ?
Si besoin d’insérer un ampli audio entre le filtre de lissage et le casque :
Faire l’étude de l’ampli audio et réaliser le câblage des 3 étages en casca
des (Filtre de lissage + étage adaptateur de tensions + ampli audio)
B-4 Projet COMPLET :
Câbler les 2 projets Acquisition et Restitution.
Visualiser le résultat aux différents points du montage ?
Conclusion ?
Projet RESTITUTION
TP ACQ. / REST.
Sortie CNA DAC0800
Annexe 1
Microphone et Haut parleur :
TP ACQ./ REST.
TP ACQ. / REST.
Annexe 2
Courbes de l’atténuation en fonction de la fréquence des filtres de Butterworth
TP ACQ. / REST.
Annexe 3
Filtres passe-bas et passe-haut de Butterworth.
Schéma d’un filtre passe-bas de Butterworth dont les valeurs des éléments figurent dans le tableau ci-dessus.
Courbe de réponse d’un élément de filtre passe-bas
TP ACQ. / REST.
Annexe 4
Schéma d’un filtre passe-bas de Butterworth dont les valeurs des éléments figurent dans le tableau ci-dessus.
Courbe de réponse d’un élément de filtre passe-bas