Circuits Numériques Avancés TP n°2 : Latch, bascule et compteur

Faculté des Sciences
Département de physique
Option : InfoTronique
Circuits Numériques Avancés
TP n°2 : Latch, bascule et compteur
1
Objectif
L’objectif de ce TP est de se familiariser avec les éléments mémoires utilisés dans les circuits
séquentiels en utilisant le logiciel ISE de Xilinx. Les étapes à effectuer sont ;
1) Analyse et simulation d’une bascule RS.
2) Analyse et simulation d’un latch D et d’une bascule D maître-esclave.
3) Analyse et simulation d’un compteur Johnson et d’un compteur 3 bits.
2
Introduction
Certains éléments de circuits numériques ont la capacité de mémoriser de l’information et donc de
posséder des états internes. La sortie de ces composants dépend non seulement de la valeur des
entrées mais aussi de l’état interne du circuit. Cette partie de l’électronique numérique forme ce qu’on
appelle la logique séquentielle Parmi la logique séquentielle élémentaire on distingue trois
composants de base qui sont : Latch RS, Latch D et bascule D.
3
3.1
Travail pratique à effectuer
Latch RS
Le latch RS est un circuit qui a une capacité de mémorisation (comme le bistable) mais permet aussi
de fixer un état donné par une méthode d’enregistrement. Le schéma du latch RS est donné à la Figure
1.
Figure 1 : Circuit du latch RS
1) Expliquer le fonctionnement du latch RS de la Figure 1.
2) Saisir et vérifier par simulation comportementale le fonctionnement du latch RS. Est-il
possible de simuler tous les états du circuit ? Pourquoi ?
3) Vérifier par simulation temporelle le fonctionnement du latch (vérifier tous les états du
circuit). Quel est le délai de propagation du circuit ?
4) Expliquer le phénomène d’oscillation observé. Que faut-il faire pour éviter les oscillations ?
______________________________________________________________________________________________________________
Électronique numérique avancée – TP2
1/4
3.2
Latch D
Le latch D permet d’échantillonner la valeur de l’entrée de donnée D sur un niveau (haut ou bas) du
signal d’horloge Clk. Le schéma d’un latch D fonctionnant sur l’état haut de l’horloge est donné à la
figure Figure 2.
Figure 2 : Réalisation du latch D avec portes NAND
1) Expliquer le fonctionnement du latch D de la Figure 2.
2) Saisir et vérifier par simulation comportementale le fonctionnement du latch D.
3) Vérifier par simulation temporelle le fonctionnement du latch D (vérifier tous les états du
circuit). Quel est le délai de propagation du circuit ?
3.3
Bascule D maître-esclave
Contrairement au latch D qui fonctionne sur état (haut ou bas) de l’horloge, la bascule D fonctionne
sur front (montant ou descendant) de l’horloge. Une façon de réaliser la bascule D est d’utiliser deux
latchs D en cascade, un fonctionnant sur l’état haut de l’horloge et l’autre fonctionnant sur l’état bas
de l’horloge. Le circuit de la Figure 3 montre une bascule D maître-esclave fonctionnant sur front
montant de l’horloge.
Figure 3 : Circuit de la bascule D maître-esclave.
1) Expliquer le fonctionnement de la bascule D de la Figure 3.
2) Saisir et vérifier par simulation comportementale le fonctionnement de la bascule D.
3) Vérifier par simulation temporelle le fonctionnement de la bscule D (vérifier tous les états du
circuit). Quel est le délai de propagation de la bascule ?
4) Pourquoi utilise-t-on deux inverseurs au lieu d’un seul ?
3.4
Compteur Johnson
Le circuit de la Figure 4 donne le schéma d’un compteur Johnson 3 bascules. Les bascules utilisées
sont des bascules D avec remise à 0 noté FDC. Lorsque le signal CLR est à 1 la sortie Q de la bascule
est mise à 0 et lorsque le signal CLR est à 0, la bascule FDC fonctionne comme une bascule D
normale. Le signal de remise à 0 permet d’initialiser à 0 toutes les sorties du compteur Johnson.
______________________________________________________________________________________________________________
Électronique numérique avancée – TP2
2/4
Figure 4 : Schéma du compteur Johnson 3 bascules.
1) En partant de l'état initial où toutes les sorties (Q0, Q1 et Q2) sont à 0, donner les sorties du
compteur pour les 8 états suivants.
2) Quel est le modulo de ce compteur (le modulo du compteur correspond au nombre d’états
distincts du compteur.
3) Saisir et vérifier par simulation comportementale le fonctionnement de ce compteur.
4) Vérifier par simulation temporelle le fonctionnement de ce compteur. Quelle est la fréquence
maximale de fonctionnement de ce compteur.
4
Exploitation des résultats du TP : compteur 3 bits
Figure 5 : Compteur 3 bits.
1) Soit le compteur 3 bits de la Figure 5. En partant de l’état initial où toutes les sorties (Q0, Q1
et Q2) sont à 0, donner les sorties du compteur pour les 8 états suivants.
2) Saisir et vérifier par simulation comportementale le fonctionnement de ce compteur.
3) Vérifier par simulation temporelle le fonctionnement de ce compteur. Quelle est la fréquence
maximale de fonctionnement de ce compteur.
4) Quels sont les avantages et les inconvénients de ce compteur par rapport au compteur
Johnson ?
______________________________________________________________________________________________________________
Électronique numérique avancée – TP2
3/4
5
5.1
Feuille d’évaluation du TP 2
Identification
Étudiant 1 : Nom : ……………………………..……… Matricule : …………… Note : ......../8
Étudiant 2 : Nom : ………………………………..…… Matricule : …………… Note : ......../8
Date : …………………… ……………......Groupe : …..… Sous-groupe : ……..
5.2
Méthode d’évaluation
Ce TP sera évaluer selon :
1) L’accomplissement du travail demandé.
2) Les résultats obtenus.
3) Les réponses aux questions écrites et orales.
4) La présence aux séances de TP.
5.3
Documents à remettre (4 pts)
Il faut remettre à l’enseignant au début du TP suivant (semaine 3) un rapport contenant :
1) Les réponses aux questions écrites.
2) Les schémas des circuits réalisés.
3) Les résultats des simulations comportementales et temporelles des différents circuits.
Il est très important de respecter les dates limites de remise des documents. L’étudiant(e) qui remet
son rapport en retard aura -1 pt par jour de retard.
5.4
Liste de vérification (2 pts)
Lors de l’évaluation du TP, l’enseignant doit vérifier sur ordinateur les résultats du TP selon le
tableau ci-dessous :
Bascule RS
Schéma et DRC
Simulation comportementale
Simulation temporelle
5.5
O
O
O
N
N
N
Latch D
O
O
O
N
N
N
Bascule D
maîtreesclave
O
N
O
N
O
N
Compteur
Johnson 3
bascules
O
N
O
N
O
N
Compteur
3 bits
O
O
O
N
N
N
Réponses aux questions orales (2pts)
Lors de l’évaluation du TP, l’étudiant doit répondre à certaines questions de compréhension.
1) Qualité des réponses de l’étudiant 1 :
A
B
C
D
F
Commentaire :……………………………………………………………………………
……………………………………………………………………………………………
……………………………………………………………………………………………
2) Qualité des réponses de l’étudiant 2 :
A
B
C
D
F
Commentaire :……………………………………………………………………………
……………………………………………………………………………………………
………………………………………………………….…………………………...……
5.6
Présences
Étudiant 1
Étudiant 2
Semaine 1
O
N
O
N
Semaine 2
O
N
O
N
Semaine 3
O
N
O
N
______________________________________________________________________________________________________________
Électronique numérique avancée – TP2
4/4