Analog-Digital-Wandler

K6
Praktikum Kommunikationstechnik
Analog-Digital-Wandler
Für diesen Versuch wird ein tragbarer USB-Flashspeicher benötigt, um später
aufgenommene Messwerte für die Nachbearbeitung abzuspeichern.
1. Versuchsziel
•
Kennenlernen der Eigenschaften von Analog-Digital-Wandlern.
Versuchsobjekte:
- 6-Bit-Parallelwandler
- 8-Bit-Sukzessive-Approximations-Wandler
- 8-Bit-Sigma-Delta-Wandler (diskreter Schaltungsaufbau)
•
•
•
Messung der statischen AD-Wandler-Kennlinie
Im Bereich der Audio-Digitalisierung werden Sukzessive-Approximations-Wandler zunehmend
von Sigma-Delta-Wandlern (ΣΔ) verdrängt, die 16 bis 24 Bit in 20µs schaffen und deutliche
Vorteile in der Linearität aufweisen. Eine ähnliche Verdrängung des Dual-Slope- durch ΣΔWandler ist bei Präzisionsmultimetern zu beobachten.
Wesentlicher Bestandteil eines Sigma-Delta-Wandlers (siehe Bild 1) ist ein Delta-Modulator,
welcher die Änderung seines Eingangssignals als 1-Bit-Strom ausgibt (d.h. große Häufigkeit des
Wertes 1 bei steilem Anstieg und geringe Häufigkeit bei steilem Abfall). Ein vor ihn geschalteter
Integrator hebt dessen differenzierende Wirkung auf und sorgt somit dafür, dass sich das gemittelte
Ausgangssignal dieses Sigma-Delta-Modulators proportional zu seiner Eingangsspannung verhält.
Ein nachgeschalteter digitaler Butterworth-Filter übernimmt die Mittelung des 1-BitAusgangssignals des Modulators und erzeugt somit ein Ausgabewort mit geringerer Taktrate, aber
höherer Bitbreite. Durch Vertauschung der Reihenfolge von Integration und Subtraktion lassen sich
die beiden Integratoren zu einem Integrator vor dem Nullkomperator zusammenfassen. Dadurch
werden zugleich technisch bedingte Begrenzungen des eingangsseitigen Integrators bei
gleichanteilsbehafteten Eingangssignalen vermieden.
(wertdiskret)
+
∫dt
Durchführung von Histogramm-Tests
Mit Seriell-Parallel-Wandlern, auch Kaskadenwandler genannt, erzielt man durch Kombination
von Parallel- und Wägeverfahren große Bitbreiten bei niedrigeren Umsetzzeiten.
Bekanntester Vertreter dieser Gruppe ist der Half-Flash-Wandler, bei dem nach einer ersten groben
Parallel-Umsetzung der verbleibende Restwert in einem seriell zweiten Schritt ebenfalls parallel
gewandelt wird. 8 bis 10 Bit können gegenwärtig in 100ns bis 3µs erreicht werden.
M3
Q
i
Q
Takt
N
digitaler
Tiefpassfilter
Integrator
M4
∫dt
2. Grundlagen
2.1 Einordnung wichtiger AD-Wandlungsverfahren
Eine Mittelstellung nehmen die Wandler nach dem Wägeverfahren (SAR: sukzessive
Approximationsregister) ein. Der Sukzessive-Approximations-Wandler benötigt bei einer
Umsetzbreite von N Bit genau N serielle Entscheidungsschritte, bis das digitale Ergebnis vorliegt.
Damit ist er zwar wesentlich schneller als übliche integrierende, jedoch langsamer als parallele
Wandler. Bei Wandlungszeiten von 1µs bis 100µs werden Umsetzbreiten von 8 bis 16 Bit erreicht.
D
̶ Ermittlung von Kenngrößen: Differenzielle/Integrale Nichtlinearität, Quantisierungsrauschen, Effektive Bits u.a.
Integrierende bzw. Zähl-Verfahren finden in der Messtechnik schon seit längerer Zeit breite
Anwendung. Dazu gehören die Nachlaufumsetzer, U/f-, Dual-Slope- und ΣΔ-Wandler. Generell
zeichnen sie sich durch sehr gute Linearität und hohe Auflösung - zum Teil bis weit über 20 Bit aus. Sie sind jedoch verhältnismäßig langsam, die Umsetzzeiten bewegen sich im MillisekundenBereich. Deshalb bleibt die Anwendung auf die Wandlung von Gleich- oder relativ langsam
veränderlichen Spannungen beschränkt.
Die schnellsten elektronischen Analog-Digital-Wandler arbeiten nach dem Parallelverfahren. Das
Wandlungsergebnis liegt in der Regel bereits nach einem einzigen Entscheidungsschritt vor (FlashUmsetzung). Erkauft wird dies durch einen sehr hohen Schaltungsaufwand, da genauso viele
Einzelkomparatoren wie Quantisierungsschwellen vorhanden sein müssen. Bei Umsetzbreiten von
6 bis 10 Bit (63 bzw. 1023 Komparatoren) werden Wandlungszeiten von einigen 100ps bis 100ns
erreicht.
Flip‐Flop
Nullkomparator
uin
1 Bit
DAC
Integrator
Sigma – Delta – Modulator
digitales (binäres) Signal
analoges Signal
Bild 1: Funktionsgruppen des Sigma-Delta-Modulators
Auf dem Gebiet der Kommunikationstechnik werden bei Sprach- und Audioverarbeitung
hauptsächlich Sukzessive-Approximations-Wandler und Sigma-Delta-Wandler (hohe Bitbreite,
mittlere Geschwindigkeit) und bei der Bildverarbeitung Parallelwandler (niedrige Bitbreite, sehr
hohe Geschwindigkeit) eingesetzt. Wandler dieser Verfahren werden im Versuch näher betrachtet.
2.2 Begriffe und Definitionen
Die in diesem Abschnitt eingeführten Kennwerte für AD-Wandler können sinngemäß auch auf DAWandler übertragen werden. AD- oder DA-Wandler bestimmen häufig als kritische Bauelemente
wesentliche Eigenschaften von Geräten oder Systemen (Digitaloszilloskop, Transientenrekorder,
Funktionsgenerator, Bildverarbeitungssystem), so dass die folgenden Begriffe und Definitionen
sogar für Geräte-Charakterisierungen verwendet werden.
Mit p (Anzahl der Ausgangskodewörter) ist die Umsetz- oder Bitbreite
N = log2 p .
(1)
Beispiel: p = 1000 -> N = 9,966. Ist N wie im Beispiel nicht ganzzahlig, erhält man die Stellenzahl
b des binär kodierten Ausgangssymbols durch Aufrundung auf die nächstgrößere ganze Zahl (N =
9,96 -> b = 10). Bei einem Wandler mit paralleler Binärausgabe entspricht b der Anzahl der
erforderlichen Datenleitungen.
2
Die (p-2) geschlossenen Quantisierungsintervalle werden von (p-1) Quantisierungsschwellen
begrenzt. Sind sämtliche Quantisierungsschwellen bekannt, kann die statische
Übertragungskennlinie des Wandlers angegeben werden. Veranschaulichen Sie sich diese
Zusammenhänge anhand von Bild 2!
Die Übertragungskennlinie des AD-Wandlers lässt sich unter Zuhilfenahme der Mittelpunkte xi der
Quantisierungs-Intervalle durch eine Gerade y = mx + a nähern. Praktisch kann diese
Approximationsaufgabe mit Hilfe der Methode der kleinsten Fehlerquadrate gelöst werden. Das Ergebnis ist die Ausgleichsgerade (Best Fit Straight Line – BFSL, s.a. Bild 2).
y
p-1
Kodewort i
p-1
p-2
A
U
p-3
Quantisierungsintervallbreite
offenes u.
geschlossenes Intervall
INL [3]
3
1
(0]
[1]
U0
[2]
U1
2
1
[p-3] [p-2] [p-1)
U2
Quantisierungsschwellen
[1]
x
x1
x2
x3
Ufs rBild 3: Übertragungskennlinie und Ausgleichsgerade (BFSL)
N=12(Bit), Bereich: -10 V ... +10 V  1 LSB  20 V / 4096 = 4,8828mV.
Die differenzielle Nichtlinearität DNL[i] ist ein Maß dafür, um wie viel die reale Breite eines
Quantisierungsintervalls [i] gegenüber dem Durchschnitt, also dem LSB abweicht:
U i  U i1
 1.
LSB
y1
[2]
U
Die durchschnittliche Breite eines Quantisierungsintervalls wird LSB genannt und hat die
Dimension Volt (nicht zu verwechseln mit dem Begriff der niederwertigsten Stelle einer Binärzahl).
Bei großer Bitbreite wird der Nenn-Aussteuerbereich (Full Scale Range) der Einfachheit halber
durch p = 2N geteilt:
U p2  U 0
FSR
LSB 

(2)
p2
2N
DNL  i 
y2
0
Up-4 Up-3 Up-2
Bild 2: Statische Übertragungskennlinie eines (realen) AD-Wandlers
Beispiel:
y3
3
Nummer des
QuantisierungsIntervalls
2
0
BFSL: y = mx + a
p-2
i
D
p-3
Kodewort
Ufs r+
U
Die integrale Nichtlinearität berechnet sich für jedes Quantisierungsintervall [i] als Abstand von
der Intervall-Mitte zur Ausgleichsgeraden (s.a. Bild 3):
INLi 
U i  U i 1
2

ia
m
(4)
INL[i] gibt an, welcher Absolutfehler bei der Wandlung zum Kodewort i vorliegt. Der INL-Verlauf
spiegelt damit den „Durchhang“ der Übertragungskennlinie wieder. Die maximale INL beträgt
typisch ein halbes bis ein LSB, bei hochauflösenden Wandlern auch mehrere LSB.
Zur Beschreibung des Quantisierungsfehlers legt man im Rahmen eines Gedankenexperimentes
an den AD-Wandler (Bild 4a) eine Rampe (Bild 4b) an. Die AD-Wandlungsergebnisse werden mit
Hilfe eines idealen DA-Wandlers sofort in eine Spannung rückgewandelt, so dass die ursprüngliche
Rampe – wegen der Digitalisierung jetzt jedoch in Form einer Treppe (Bild 4c) – entsteht. Die
Differenz zwischen rückgewandelter Rampe und ursprünglicher Rampe ist eine zeitabhängige
Fehlerspannung mit sägezahnartigem Verlauf, die üblicherweise als Quantisierungsrauschen uQ
bezeichnet wird, obwohl es sich nicht um einen stochastischen Vorgang handelt. Der quadratische
Mittelwert dieser Spannung (Effektivwert) ist beim Durchlaufen der abgeschlossenen
Quantisierungsintervalle, also im Zeitintervall T zu bilden (s. Bild 4d). Je feiner die Quantisierung
~
ist, desto kleiner ist der Effektivwert U Q . Beim idealen AD-Wandler, dessen
(3)
Beispiel:
DNL[4] = +10% bedeutet, dass das Quantisierungsintervall Nr.4 des realen Wandlers eine Breite
von 1,1 LSB aufweist, DNL[10] = -100% dagegen heißt, dass Intervall Nr.10 völlig fehlt, die
Quantisierungsschwellen Ui und Ui-1 fallen aufeinander (Missing Code, fehlendes Kodewort).
Sind LSB und Kennlinienbeginn (U0 oder Up-2) bekannt, ist es möglich, aus den DNL[i] die
Übertragungskennlinie mit Hilfe von Gl.(3) rekursiv aufzurechnen.
Die Angabe des maximal möglichen Wertes der DNL vermittelt dem Anwender einen Eindruck,
welche Schwankungen er hinsichtlich der Breite der Quantisierungsintervalle im ungünstigsten Fall
zu erwarten hat. Häufig wird eine DNL   0.5  angegeben; liegt der Wert höher, muss mit einer
schlechteren Auflösung, höherem Quantisierungsrauschen, weniger effektiven Bits oder gar mit
fehlenden Kodewörtern gerechnet werden. Mitunter wird in Datenblättern die DNL[i] als Kurve
über dem gesamten Aussteuerbereich des Wandlers dargestellt. Dabei ist zu beachten, dass der
Verlauf exemplarabhängig ist.
3
Quantisierungsintervalle alle gleich groß sind, kann der Effektivwert (ohne Gleichanteil) wie folgt
angegeben werden:
U p2  U 0 1
LSB
~
UQ 

 0,3 LSB
p2
12
12
4
(5)
a) A/D-Wandler-Kennlinie
Kodewort
u(t)/LSB
11
01
-1
00
u(t)/LSB
3
00 01 10 11
2
10
1
U/LSB
0
1
statischen noch die dynamischen Quantisierungsfehler hinzu, wodurch die Zahl der effektiven Bits
insbesondere für hochfrequente Signalanteile in der Regel drastisch verkleinert wird.
c) ideale D/A-Rückwandlung
b) Rampe und Kodierung
2.3 Messung der statischen Kennlinie
3
00 01 10 11
2
t
1
Die Bestimmung der Schwellenspannungen erfolgt im Versuch mit dem in Bild 5 dargestellten
rechnergestützten Messplatz. Die Ausgangsspannung der „Steuerbaren Spannungsquelle“ wird
dabei in sehr kleinen Schritten auf- bzw. abwärts geregelt, so dass es zu einem andauernden
Wechsel zwischen den Kodewörtern [i] und [i+1] kommt. Die sich am Eingang einstellende
mittlere Spannung wird mit einem Digitalvoltmeter gemessen und als Schwellenspannung Ui
gespeichert.
Das Digitalvoltmeter fungiert bei dieser Messmethode als hochgenauer Referenz-Wandler.
Weil der Kodeübergang unter realen Bedingungen auf Grund stochastischer Schwankungen
(Rauschen, Temperatureinfluss) und äußerer elektrischer Störungen nicht reproduzierbar ist, wird
die Schwellenspannung an der Stelle ermittelt, bei der das Kodewort [i] und sein Nachfolger [i+1]
etwa gleich häufig auftreten. Diese Vorgehensweise erfordert deshalb einige Hundert Versuche pro
Kodewortwechsel. Die Wandler müssen bei dieser Messung nicht unbedingt ein Abtast-Halte-Glied
(S&H-Glied) besitzen, da sich die Spannung am Kodewortübergang während der Messung kaum
ändert.
t
2 3
-1
-1
t
LSB
uQ(t)
t
e) Bezugssinus
d) Fehlerspannung mit und ohne
Gleichanteil
T
Bild 4: Darstellung des Quantisierungsfehlers am Beispiel eines 2-Bit-AD-Wandlers
Digitale I/O-Karte
Welche Spannung dem Kode 00 bei der DA-Rückwandlung im Bild 4c zugeordnet wird, ist
letztlich gleichgültig, da der Gleichanteil aus dem Fehlerspannungsverlauf herausgerechnet werden
~
muss. Der Bezug von U Q auf ein geeignetes Normsignal liefert den Signal-Rausch-Abstand
(SNR) des Wandlers. In der Literatur wird dafür häufig ein Sinus (Bild 4e) benutzt, der den
Aussteuerbereich des Wandlers überstreicht. Sein Effektivwert ist:
p  LSB
~
US 
2 2
Beachte:
Bei dieser üblichen Vorgehensweise werden folgende Kompromisse zugelassen:
1. Testfunktion (Rampe!) und Bezugsfunktion (Sinus!) sind nicht identisch!
2. Die Scheitel der Bezugs-Sinusfunktion liegen bei einer Amplitude von p/2 in den äußeren,
halbseitig offenen Intervallen. Die genaue Lage kann bei einem realen Wandler praktisch
überhaupt nicht angegeben werden!
Digitalmultimeter
(6)
Messplatzbus
 1,761  6,02  N  6  N
Stromversorgung
Bild 5: Messplatz zur Bestimmung der statischen Übertragungskennlinie
(7)
Liegt der Wert für ein reales SNR vor, welches beispielsweise durch Messung bestimmt wurde,
kann aus der nach N umgestellten Gl. (7) eine zugeordnete Bitbreite berechnet werden. Dieser Wert
ist eine reine Rechengröße und wird als Zahl der effektiven Bits Neff bezeichnet (Effective Number
of Bits, ENOB):
N eff 
SNR dB  1,761
 0,166  SNR dB  0,293
6,02
Steuerbare
Spannungsquelle
A/D-Wandler-Modul
Für das SNR des idealen AD-Wandlers in dB kann folgende Beziehung angegeben werden
 N 3


SNR ideal
dB  20  lg 2
2 

RS232
(8)
Weil das reale SNR immer ungünstiger als das ideale SNR ausfällt, gilt für einen Wandler einer
bestimmten Bitbreite stets Neff < N. Bei rasch veränderlichen Eingangssignalen kommen zu den
5
2.4 Dynamischer Test mit der Histogramm-Methode
Die bei der statischen Messung benutzte Methode (Referenz-Wandler) lässt sich bei dynamischen
Messungen kaum noch anwenden, da es schwierig, wenn nicht gar unmöglich ist, hochgenaue
Referenz-Wandler bereitzuhalten, die zudem noch deutlich schneller als der zu messende Wandler
sind. Der Histogramm-Test gestattet es dagegen, auf einfache und elegante Art, Aussagen über das
dynamische Verhalten von AD-Wandlern zu gewinnen. Der rechnergestützte Messplatz ist in Bild 6
dargestellt.
6
Die bei der Messung registrierte Kodehäufigkeit z[i] / Z muss demnach mit dem theoretisch zu
erwartenden, idealen Wert P[i] verglichen werden. Die Intervallbreite Δu[i] berechnet sich dann
näherungsweise aus
z[i] / Z
ui   U i  U i 1 
 1 LSB
(11)
Pi
Digitale I/O-Karte
SinusGenerator
Messplatzbus
Reales und ideales Quantisierungsintervall [i] werden in der Regel nicht identisch sein, jedoch nah
beieinander liegen. Deshalb kann in guter Näherung auf eine iterative Lösung der Gl.(11) verzichtet
werden.
ZufallstaktGenerator
Mit Hilfe der Gl.(11) sowie der Vorgabe von LSB, Anfangswert U0 oder Endwert Up-2 kann die
Kennlinie rekursiv aufgerechnet werden. Es muss jedoch beachtet werden, dass es sich bei einer
solchen „dynamischen Übertragungskennlinie“ um ein rein rechnerisches Gebilde handelt, das die
Natur der auftretenden dynamischen Effekte nicht unbedingt erfasst. Dennoch können aus dieser
Charakteristik mit den Beziehungen des statischen Falles aussagekräftige Kennwerte ermittelt
werden, die das dynamische Verhalten des AD-Wandlers ausreichend gut für die Praxis
beschreiben.
A/D-Wandler-Modul
Stromversorgung
Bild 6: Messplatz für den Histogramm-Test
Die Grundidee des Tests besteht in folgendem: An den Eingang des Wandlers wird eine periodisch
verlaufende Spannung (z.B. Sägezahn oder Sinus) angelegt, deren Scheitel möglichst genau die
äußeren Schwellenspannungen U0 und Up-2 treffen. D.h., es muss gewährleistet sein, dass das
Testsignal den gesamten Aussteuerbereich des Wandlers vollständig überstreicht. Daraufhin werden
in zeitlich regelloser Folge Wandlungen ausgelöst. Nach einer großen Anzahl Z von zeitlich
zufälligen Wandlungen wird der Test abgebrochen. In einem Histogramm wird registriert, wie oft
jedes Kodewort ausgegeben wurde. Ein breites Quantisierungsintervall [i] wird dabei häufiger
„getroffen“ als ein schmaleres [j]. Das heißt, das Kodewort [i] wird häufiger registriert (z[i] mal) als
das Kodewort [j] (z[j] mal).
Die Trefferquote kann demnach als ungefähres Maß für die Breite der Quantisierungsintervalle
angesehen werden. Bei der quantitativen Auswertung der Kodewort-Häufigkeiten z[i] / Z muss
natürlich die Form des Testsignals (Momentanwert-Verteilung) berücksichtigt werden.
Obwohl ein Sägezahn wegen der Gleichverteilung seiner Momentanwerte als Testsignal günstig
erscheint, kann er wegen des breiten Spektrums in der Praxis nur sehr aufwändig mit ausreichender
Präzision erzeugt werden. Aus diesem Grund verwendet man häufiger eine Sinusform. Die
ungleiche Wertverteilung der Sinuszeitfunktion wirkt sich besonders an den Scheitelpunkten aus,
die im Gegensatz zum Nulldurchgang bei konstanter Winkelgeschwindigkeit vergleichsweise
langsam durchlaufen werden. Die Wert-Verteilung einer Sinusfunktion mit dem eingestellten
Spitze-Spitze-Wert (Up-2 - U0) ist:
U p  2  U o  2u *
1
PU  u *  arccos
,
(9)

U p2  U o
Bei der praktischen Durchführung des Histogrammtests ist die Amplitude des Testsignals in der
Regel nicht hinreichend genau justierbar bzw. bekannt. Daher muss man bei der Rückrechnung der
Randintervallbreiten mit größeren Fehlern rechnen, die jedoch im Inneren des Aussteuerbereiches
rasch kleiner werden.
Von Vorteil beim Histogramm-Test ist auf jeden Fall, dass keinerlei elektrische Größen zu messen
sind und dass die Frequenz des Testsignals keinen Einfluss auf die Gestaltung oder auf Parameter
des Messplatzes hat. Es ist sogar möglich, jenseits der Arbeits-Frequenzgrenze des Wandlers zu
messen.
Im Gegensatz zu Verfahren, die auf einer Signalrekonstruktion beruhen, muss das Abtasttheorem
hier nicht berücksichtigt werden. Mit großen Wandlungsbreiten steigt allerdings die für eine
gewisse Vertrauenswürdigkeit der Ergebnisse erforderliche Versuchszahl sehr rasch an und die
Anforderungen an Klirrarmut und Amplitudenstabilität des Sinussignals wachsen.
Da keine Wandlungsfehler durch das sich schnell ändernde Testsignal verursacht werden dürfen,
muss der zu testende Wandler grundsätzlich eine Abtast-Halte-Charakteristik besitzen, was bei
Parallelwandlern durch das Prinzip gegeben ist. Praktikabel ist der Histogramm-Test bis etwa 10
Bit. Extrem schnelle Wandler weisen derzeit auch kaum größere Bitbreiten auf.
wobei u* eine vorgegebene Spannungsschwelle bezeichnet, unter der die Größe U mit der
Wahrscheinlichkeit P bleibt. Die Wahrscheinlichkeit für den Durchgang durch das Intervall [i] ist
dann
P[i]  P( U i 1  U  U i )  P( U  U i )  P( U  U i 1 )
(10)
7
8
3. Vorbereitungsaufgaben (schriftlich)
4. Versuchsdurchführung
3.1 Beschreiben Sie die Funktionsweise von Parallel- und Sukzessive-Approximations-Wandler!
4.0 Allgemeine Hinweise
3.2 Machen Sie sich mit der prinzipiellen Funktionsweise eines Sigma-Delta-Wandlers vertraut!
Zeichnen Sie skizzenhaft das Ausgangssignal eines Sigma-Delta-Modulators für den Fall, dass sich
der aktuelle Eingangswert gerade bei einem Drittel des Aussteuerungsbereichs befindet.
3.3 Erklären Sie folgende Begriffe: Quantisierungsschwelle, Quantisierungsintervall, Kodewort,
LSB, statische Übertragungskennlinie, Umsetzbreite, differenzielle Nichtlinearität, Missing Code,
Best Fit Straight Line, integrale Nichtlinearität, Quantisierungsfehler, Quantisierungsrauschen,
Signal-Rausch-Abstand, Zahl der effektiven Bits!
Sie arbeiten mit offenen, empfindlichen elektronischen Baugruppen. Schalten
Sie vor jeder Veränderung im Versuchsaufbau die Versorgungsspannung am
Netzgerät aus !
B = Bedienhandlung
M = Messung
P = Ausarbeitung im Protokoll.
Die erhaltenen Messergebnisse (Einzelwerte, Tabellen, Darstellungen) sind generell
bezüglich ihres physikalischen Hintergrundes zu kommentieren. Vermeiden Sie
nichtssagende verbale Schilderungen wie z.B. des ohnehin sichtbaren Verlaufs von
Kurven.
3.4 Leiten Sie die Wertverteilung einer sinusförmigen Zeitfunktion Gl.(9) her! Gehen Sie dabei von
nebenstehendem Diagramm aus.
4.1 Statische Messung von 6-Bit-Parallel- und 8-Bit-SukzessiveApproximations-Wandler
Up-2
u(t)
Up‐2+U0
2
P
Fassen Sie die Daten der Wandler – soweit bekannt - in einer Übersicht zusammen!
(Typbezeichnung, Umsetzverfahren, Umsetzbreite, NennEingangsspannungsbereich)
B
Richten Sie den Messplatz im spannungslosen Zustand gemäß Bild 5 ein.
Beginnen Sie mit dem 6-Bit-Parallelwandler (K1106PW1).
P
Schildern Sie in wenigen Sätzen den prinzipiellen Ablauf der PC-gestützten
Messung der statischen Kennlinie!
u*
Beachten Sie bei der Durchführung der Messungen: Solange der PC noch
nicht die Steuerung der Abläufe übernommen hat, besteht die Gefahr, dass
beim Einschalten der Stromversorgung eine unzulässig hohe Spannung an
den Eingang des AD-Wandlers gelangt. Trennen Sie deshalb die ADWandlereingänge vor dem Einschalten der Betriebsspannung
grundsätzlich jedes Mal ab!
t
U0
0
t*
T/4
T/2
Lösungshilfe: Die Wahrscheinlichkeit P, mit der zu regellosen Zeitpunkten aus u(t) entnommene
Werte genau aus dem Wert.-Intervall [U0, u*] stammen, ist P(U < u*) = t* / (T/2).
B
3.5 Mit einem 6-Bit-Parallelwandler wird ein Histogrammtest mit einem Sinus-Testsignal
durchgeführt. Insgesamt werden 10.000 zufällige Abtastungen registriert. Wie viele Treffer sind im
Quantisierungsintervall p/2=32 in der Mitte des Aussteuerungsbereichs zu erwarten?
Schalten Sie die Spannungsversorgung des Messplatzes ein, die Verbindung zum
AD-Wandler bleibt weiterhin getrennt. Starten Sie das Messprogramm
K6-AD-Wandler.exe, Programmteil <Statische Kennlinie A/D-Wandler>
Hinweise:
Vergeben Sie Dateinamen, die Ihnen die spätere Zuordnung der Messreihen
ermöglicht.
Beobachten Sie die Veränderung der angezeigten Eingangsspannung auf dem Bildschirm!
Schließen Sie den AD-Wandlereingang erst an, wenn die Spannung innerhalb des
betreffenden Nenn-Eingangsspannungsbereich liegt und starten Sie dann die Messung!
Alle Mess- und Ergebnisdateien werden im Verzeichnis C:\K6-AD-Wandler abgelegt.
Kontrollieren Sie generell alle erzeugten Dateien auf Plausibilität (Betrachter:WordPad).
9
10
M
B
P
Messen Sie die statischen Kennlinien
des 6-Bit-Parallelwandlers (K1106PW1) und
des 8-Bit-Sukzessive-Approximations-Wandlers (C570).
Der Einfluss der Wandlungszahl Z
Starten Sie den Programmteil <Auswertung Kennlinie> und werten Sie die
gemessenen statischen Kennlinien (*.DAT) von 6- und 8-Bit-Wandler aus.
Verschaffen Sie sich einen Überblick über die in den Dateien *.DNL, *.INL, *.RES
enthaltenen Ergebnisse (Betrachter: WordPad).
Fassen Sie die gemessenen Kennwerte: U0, Up-2, Aussteuerbereich, LSB,
Quantisierungsrauschen, SNR und Neff für alle Wandler (siehe Datei *.RES)
in einer Tabelle zusammen.
P
Stellen Sie die Verläufe der statischen Kennlinie (*.UTH), der differenziellen
Nichtlinearität (*.DNL) und der integralen Nichtlinearität (*.INL) in Diagrammform
(mit GNUPLOT) für alle Wandler dar.
P
In welcher Weise kommen die beiden unterschiedlichen Wandlungsverfahren in
den
INL-Verläufen von 6-Bit und 8-Bit-Wandler zum Ausdruck?
Hinweis: Überlegen Sie, wie sich fehlerbehaftete Referenzen auf das
Wandlungsergebnis auswirken!
M
Führen Sie den Histogrammtest (f = 1 kHz) jeweils für Z = 100, 10.000 und
1.000.000 durch!
P
Stellen Sie die drei Histogramme grafisch dar. Welche Schlussfolgerung ziehen Sie
aus den Ergebnissen für die Wahl von Z?
Vergleich statische Messung mit Histogrammtest
P
Einfluss der Signalfrequenz f
M
Führen Sie den Histogrammtest mit dem 6-Bit-Parallelwandler für Z=100.000 und
f = 100 kHz, 1 MHz, 5 MHz, 10 MHz, 15 MHz und 20 MHz durch.
Lassen Sie für alle Messungen die entsprechenden Kennwerte berechnen.
P
Stellen Sie die Histogramme sowie die Verläufe der DNL für f = 100 kHz und
20 MHz grafisch dar. Interpretieren Sie die Veränderungen, die mit zunehmender
Signalfrequenz im Histogramm- und im DNL-Verlauf auftreten.
4.2 Histogrammtest mit 6-Bit-Parallelwandler
B
Vergleichen Sie den DNL-Verlauf aus dem 1kHz-Histogramm (Z= 1.000.000) mit
dem aus der statischen Messung! Stellen Sie dazu beide Verläufe in gleichem
Maßstab dar. Wie sind die Ergebnisse zu werten?
Richten Sie den Messplatz im spannungslosen Zustand gemäß Bild 6 der
Anleitung ein. Bereiten Sie den Histogramm-Test mit dem 6-Bit-Parallelwandler vor:
Voreinstellung Generator:
Sinus, f =1kHz , UPP=2000mV, Offset = -1000mV
M
Starten Sie die Messung.
Effektive Bits in Abhängigkeit von der Signalfrequenz
Wenden Sie sich an den Versuchsbetreuer, wenn für die mittlere Wandlungsrate
Werte < 3000 s-1 oder > 5000 s-1 angezeigt werden.
P
Tragen Sie die ermittelten effektiven Bits mit dem Texteditor (WordPad) in die
vorbereitete Datei EffektiveBits.txt hinter die Signalfrequenzen (in MHz) ein.
Stellen Sie Neff über der logarithmisch geteilten Frequenzachse dar!
P
Diskutieren Sie die Ergebnisse mit Blick auf die maximal mögliche Abtastfrequenz
des Wandlers und hinsichtlich der Wandlungsqualität!
Justieren Sie den Generator mit Hilfe AMPLITUDE und OFFSET-Einstellung unter
Beobachtung des angezeigten Maximum- und Minimum-Kodewortes so, dass der
untere Scheitel der Sinusspannung einen fortwährenden Wechsel 0↔1 und der
obere Scheitel einen Wechsel 62↔63 bewirkt.
Anschließend nehmen Sie die AMPLITUDE wieder feinfühlig zurück, bis nur noch
sehr selten das Kodewort 0 und 63 angesprochen wird.
P
Weshalb ist der oben beschriebene Abgleich durchzuführen?
11
12
5. Ergänzende und weiterführende Literatur
4.3 Statische Messung und Analyse des Funktionsprinzips des 8-BitSigma-Delta-Wandlers
B
M
Eckl, Rainer; Pütgens, Leonhard; Walter, Jürgen:
A/D- und D/A-Wandler, Grundlagen, Prinzipschaltungen und Applikationen
Franzis-Verlag GmbH, München, 1990
Bauen Sie den Messplatz mit dem Sigma-Delta-Wandler (bestehend aus
Modulator- und Digitalfilter-Modul, aber zunächst ohne steuerbare
Spannungsquelle) im spannungslosen Zustand gemäß Platzanleitung auf.
Wählen Sie dabei die Jumperkonfiguration wie gezeigt.
Schalten Sie die Spannungsversorgung des Messplatzes ein.
Tietze, Ulrich; Schenk, Christoph:
Halbleiter-Schaltungstechnik
Springer-Verlag, Berlin, Heidelberg, New York, 1991
Verbinden Sie den Wandlereingang mit dem Potentiometerausgang!
Messen Sie die Spannungsdifferenz (Digital-Handmultimeter M4650CR) zwischen
dem Wandlereingang und dem analogem Tiefpass am Ausgang des Sigma-DeltaModulators (M4) für folgende Eingangsspannungen (Digital-Voltmeter HP34401A))
-0,2V; -0,1V; 0V; 0,25V*; 0,5V*; 0,75V*; 0,9V*; 1V; 1,1V; 1,2V .
P
Stellen Sie die gemessene Differenz über der Eingangsspannung grafisch dar!
Wie erklären Sie sich den Verlauf?
Lerch, Reinhard:
Elektrische Messtechnik
Springer-Verlag, Berlin, Heidelberg, New York, 2006
Firmenschriften:
Data Converter Reference Manual, Volume II, Analog Devices, 1992
Linear Products, Data Conversion ..., Vol. II, 1992, Texas Instruments
New Releases Data Book, 1996, Maxim
6. Versuchsplatz
M
Oszillografieren Sie das Modulatorausgangssignal (M3) bei denen weiter oben mit *
gekennzeichneten Eingangsspannungen!
P
Interpretieren Sie die Signale!
B
Entfernen Sie die Leitung vom Wandlereingang.
Ergänzen Sie die Busplatine mit der steuerbaren Spannungsquelle im
spannungslosen Zustand und verbinden Sie diese mit dem Digitalvoltmeter.
Starten Sie das Messprogramm K6-AD-Wandler.exe, Programmteil <Statische
Kennlinie A/D-Wandler>. Beobachten Sie die Veränderung der angezeigten
Eingangsspannung auf dem Bildschirm!
Schließen Sie den AD-Wandlereingang erst an die steuerbare Spannungsquelle an,
wenn die Spannung innerhalb des betreffenden Nenn-Eingangsspannungsbereichs
liegt.
M
Erfassung Sie die statische Kennlinie des Wandlers.
B
Ermitteln Sie mir Hilfe der Auswertungssoftware die Anzahl der effektiven Bits des
Wandlers!
1 Personalcomputer mit
- digitaler I/O-Karte Wasco WITIO-PCI64EXTENDED
- paralleler Schnittstelle (SCSI-II)
- Messsoftware: „K6-AD-Wandler.exe“
1 Steckplatzsystem (Messplatz-Bus) mit
- externem Anschlussmodul Wasco KMDB-68 (Wandlung Sub D37 – SCSI-II)
- SCSI-II-Verbindungskabel zur WITIO-PCI64EXTENDED
- Sub-D37-Verbindungskabel zum Anschlussmodul Wasco KMDB-68
1 Steckkarte „6-Bit-Parallelwandler“
1 Steckkarte „8-Bit-Sukzessive-Approximations-Wandler“
1 Steckkarte „Sigma-Delta-Modulator“
1 Steckkarte „Digitalfilter“
1 Steckkarte „Steuerbare Spannungsquelle“
1 Steckkarte „Zufallstakt-Generator“
1 Digitalvoltmeter HP 34401A (Gleichspannungsmessung) mit
- RS232-Verbindungskabel
- RS232-USB-Umsetzer
1 Funktionsgenerator Agilent 33120A
1 Stromversorgungsgerät HEIDEN 1129 (+15V/-15V, +5/-5.2V)
1 Digitaloszilloskop TDS 2001C
diverse Laborschnüre und BNC-Verbindungskabel
Versuchsanleitung K6 Analog-Digital-Wandler
Erarbeitet: DI L. Benke
Überarbeitet: Prof. Boden, M. Spitzner –Juli 2014
13
14