Filtrage analogique
Transcription
Filtrage analogique
Boucle à Verrouillage de phase Phase Locked Loop (PLL) 4ème année Polytech Département EES 2013 Cédric KOENIGUER Plan I. Présentation d’une PLL II. Etude des comparateurs de phases III. Mise en évidence de la capture et du système bouclé IV. Linéarisation : étude du régime dynamique C. Koeniguer 2013 V. Phénomènes non-linéaires VI. Applications PLL 2 I. Présentation d’une PLL 1. Objectifs 2. Rappels 3. Structure globale 4. VCO C. Koeniguer 2013 1. 2. Présentation Défauts 5. Plages de verrouillage et de capture PLL 3 I. Présentation d’une PLL 1. Objectifs • Asservissement de phase → asservissement de fréquence • But : avoir une erreur (statique) la plus faible possible (en phase et/ou en fréquence) • Signaux d’entrée : analogiques (sinusoidaux, créneaux) ou numériques • PLL : analogique (APLL), mixte analogique/numérique (DPLL), tout numérique (ADPLL) C. Koeniguer 2013 • Utilisations : • Récupération d’une fréquence (porteuse) • Synthèse de fréquence (microP, FPGA, téléphonie) • Modulation/Démodulation de signaux PLL 4 I. Présentation d’une PLL 2. Rappels Signal instantané : Attention : f(t) n’est pas la fréquence instantanée. C’est la fréquence du signal évaluée sur une plage temporelle petite C. Koeniguer 2013 Rappel sur les asservissements : on ne s’intéresse qu’à la partie dynamique des signaux ⇒ les constantes ne sont pas prises en compte PLL 5 I. Présentation d’une PLL 3. Structure globale Signal incluant une différence de phases Signal proportionnel à la différence de phases (passe bas) (comparateur de phases) uE(t) Grandeur d’entrée : tension (inclue la consigne ) CP d(t) PB (correcteur, facultatif) uc(t) ud(t) C uR(t) VCO C. Koeniguer 2013 Grandeur de sortie : Tension (oscillateur commandé en tension) Attention : ce n’est pas un schéma bloc d’un système asservi La grandeur d’entrée n’est pas directement la consigne de l’asservissement PLL 6 I. Présentation d’une PLL 4.1 Oscillateur commandé en tension uC(t) VCO uR(t) (oscillateur commandé en tension) fR fR Max f0 uC C. Koeniguer 2013 fR Min PLL 7 I. Présentation d’une PLL 4.2 Défauts d’un VCO • Linéaire sur une plage de tension/fréquence fR fR Max Limites de fonctionnement du VCO f0 fR Min uC fR0 C. Koeniguer 2013 • Peu linéaire : ex du VCO HEF4046 PLL 8 I. Présentation d’une PLL 5. Plages de verrouillage/capture C. Koeniguer 2013 Plage de verrouillage Plage de capture fv min fc min fc max fv max PLL f 9 II. Etude des comparateurs de phases 1. Multiplieur 1. 2. 3. 4. 5. 6. Hypothèses et objectifs Equations Rôle du filtre (idéal) Caractéristique Effet du filtre réel Point de fonctionnement 2. Ou-exclusif 1. 2. Principe Caractéristique C. Koeniguer 2013 3. Phase Frequency Detector (PFD) 1. 2. 3. 4. Logique 3 états Chronogrammes Caractéristiques Détection de fréquence PLL 10 II. Etude des comparateurs de phases 1.1 Multiplieur : hyp et objectifs uE XK d ud C. Koeniguer 2013 uR But : 𝑢𝑑 = 𝐾𝐶𝑃 𝛷𝐸 − 𝛷𝑅 ∆𝛷 PLL 11 II. Etude des comparateurs de phases 1.2 Multiplieur : équations uE XK d ud C. Koeniguer 2013 uR PLL 12 II. Etude des comparateurs de phases 1.3 Multiplieur : rôle du filtre (idéal) • Rejet de la fréquence haute : 𝑓𝐸 + 𝑓𝑅 ≫ 𝑓𝐶 • Filtrer la fréquence basse en fonction de l’écart 𝑓𝐸 − 𝑓𝑅 𝑓𝐸 − 𝑓𝑅 ≫ 𝑓𝐶 𝑓𝐸 − 𝑓𝑅 ≪ 𝑓𝐶 𝑓𝐶 C. Koeniguer 2013 𝑓𝐶 Toutes les fréquences sont filtrées : La fréquence 𝑢𝑑 (t)=0 passe : 𝑢𝑑 (t) ≠ 0 La PLL ne peut pas accrocher La PLL peut accrocher PLL 13 II. Etude des comparateurs de phases 1.4 Multiplieur : caractéristique Après le filtre idéal : 𝑢𝑑 𝑡 = 𝐾𝑈𝐸 𝑈𝑅 cos(2𝜋 𝑓𝐸 − 𝑓𝑅 𝑡 + 𝜑𝐸0 − 𝜑𝑅0 ) 2 =𝛷𝐸 −𝛷𝑅 =∆𝛷 𝑢𝑑 • L’amplitude max dépend des tensions d’entrée 𝐾𝑈𝐸 𝑈𝑅 2 𝜋 • Non-linaire, sauf autour de ± 2 − 𝜋 2 C. Koeniguer 2013 + • Zone linéaire étroite ⇒ asservissement sur une plage ∆𝛷 étroite 𝜋 2 PLL 14 II. Etude des comparateurs de phases 1.5 Multiplieur : effet du filtre réel Avec le filtre idéal : 𝐾𝑈𝐸 𝑈𝑅 𝑢𝑑 𝑡 = cos(2𝜋 𝑓𝐸 − 𝑓𝑅 𝑡 + 𝜑𝐸0 − 𝜑𝑅0 ) 2 =𝛷𝐸 −𝛷𝑅 =∆𝛷 Avec un filtre réel : • Passe-bas 1er ordre • Fréquence de coupure : 𝑓𝐶 𝐹 𝑗𝜔 = 𝐺0 1 𝜔 1+𝑗𝜔 𝐶 • Gain statique : 𝐺0 C. Koeniguer 2013 𝑢𝑑 𝑡 = 𝐾𝑈𝐸 𝑈𝑅 𝐺0 𝐹 𝑗 𝑓𝐸 − 𝑓𝑅 2 cos(2𝜋 𝑓𝐸 − 𝑓𝑅 𝑡 + 𝜑𝐸0 − 𝜑𝑅0 + 𝑎𝑟𝑔𝐹 𝑗 𝑓𝐸 − 𝑓𝑅 ) =𝛷𝐸 −𝛷𝑅 =∆𝛷 L’amplitude dépend de la position de l’écart des fréquences par rapport au filtre Si 𝑓𝐸 − 𝑓𝑅 ≪ 𝑓𝐶 𝑢𝑑 𝑡 = 𝐾𝑈𝐸 𝑈𝑅 𝐺0 cos(2𝜋 𝑓𝐸 − 𝑓𝑅 𝑡 + 𝜑𝐸0 − 𝜑𝑅0 ) 2 =𝛷𝐸 −𝛷𝑅 =∆𝛷 PLL 15 II. Etude des comparateurs de phases 1.6 Multiplieur : Point de fonctionnement 𝑢𝑑 𝐾𝑈𝐸 𝑈𝑅 2 La PLL se cale automatiquement autour d’un point de fonctionnement + 𝜋 − 2 𝜋 2 ∆𝛷 fR f0 ∆𝛷 ↗ C. Koeniguer 2013 𝜋 ∆𝛷 = − 2 𝑢𝑑 ↗ 𝑓𝑅 ↗ ud 𝛷𝑅 ↗ ∆𝛷 = 𝛷𝐸 − 𝛷𝑅 ↘ 𝜋 − 2 : point de fonctionnement stable PLL (pente positive) 16 II. Etude des comparateurs de phases 1.6 Multiplieur : Point de fonctionnement 𝑢𝑑 𝐾𝑈𝐸 𝑈𝑅 2 + 𝜋 − 2 𝜋 2 ∆𝛷 fR f0 C. Koeniguer 2013 𝜋 ∆𝛷 = + 2 ∆𝛷 ↗ 𝜋 𝑜𝑛 𝑠′é𝑙𝑜𝑖𝑔𝑛𝑒 𝑑𝑒 ∆𝛷 = + 2 𝑢𝑑 ↘ 𝑓𝑅 ↘ ud 𝛷𝑅 ↘ ∆𝛷 = 𝛷𝐸 − 𝛷𝑅 ↗ 𝜋 + 2 : point de fonctionnement instable (pente négative) PLL 17 II. Etude des comparateurs de phases 2.1 Ou-excusif 𝑢𝐸 𝑉𝐷𝐷 t 𝑢𝑅 ∆𝛷 • 𝑉𝐷𝐷 : état haut • Détecteur utilisable avec des signaux analogiques 𝑉𝐷𝐷 t d • Détecteur inclus dans les PLL intégrées type 4046 𝑉𝐷𝐷 C. Koeniguer 2013 t 𝑢𝑑 𝑉𝐷𝐷 Valeur moyenne t PLL 18 II. Etude des comparateurs de phases 2.2 Ou-exclusif : caractéristique 𝑢𝑑 𝑉𝐷𝐷 • L’amplitude max ne dépend plus des tensions d’entrée 𝑉𝐷𝐷 /2 • Linaire −𝜋 − 𝜋 2 + 𝜋 2 C. Koeniguer 2013 • Filtre à gain unitaire : • Filtre de gain statique 𝐺0 : ∆𝛷 • Par analogie : +𝜋/2 est le point de fonctionnement stable (pente positive) +𝜋 𝑢𝑑 = 𝑉𝐷𝐷 ∆𝛷 𝜋 𝑢𝑑 = 𝐺0 𝑉𝐷𝐷 ∆𝛷 𝜋 PLL 19 II. Etude des comparateurs de phases 3.1 Détecteurs logiques type « 3 états » • Détecteur PFD : Phase-Frequency-Detector • Détecteur sensible à la différence de phases et de fréquences • Basé sur la détection d’évènement (front) ≠ Ou-exclusif et multiplieur (basés sur les valeurs) 𝑢𝑅 𝑢𝐸 Hyp : PLL verrouillée • ∆𝛷 = 0 : on reste dans l’état S0 S1 S2 S0 • ∆𝛷 > 0 : S2 état majoritaire C. Koeniguer 2013 • ∆𝛷 < 0 : S1 état majoritaire 𝑢𝐸 𝑢𝑅 PLL 20 II. Etude des comparateurs de phases 3.2 PFD : chronogrammes 𝑢𝐸 𝑉𝐷𝐷 𝑢𝐸 𝑉𝐷𝐷 DF = 0 DF > 0 t t 𝑢𝑅 𝑢𝑅 𝑉𝐷𝐷 𝑉𝐷𝐷 ∆𝛷 > 0 t t d d S2 S2 t S0 S1 S1 C. Koeniguer 2013 t S0 Déphasage >0 = états S0 /S2 État S2 : • proportionnel au déphasage • De 0 à 360 ° Signaux en phase = état S0 DF < 0 Situation symétrique avec S0/S1 PLL 21 II. Etude des comparateurs de phases 3.3 Caractéristique du PFD • Caractéristique linéaire • DF > 0 : verrouillage de 0 à 2p • DF < 0 : verrouillage de - 2p à 0 • Point de fonctionnement : état S0 ⇒ pas de déphasage état S2 𝑉𝐷𝐷 𝑢𝑑 = ∆𝛷 4𝜋 C. Koeniguer 2013 S0 −2𝜋 S1 +2𝜋 PLL ∆𝛷 22 II. Etude des comparateurs de phases 3.4 PFD : sensibilité aux fréquences Détecteur sensible à l’écart de fréquence : • Si 𝑓𝐸 ≫ 𝑓𝑅 : S2 majoritaire (d’autant plus que l’écart est grand) majorité de fronts sur uE • Si 𝑓𝐸 ≪ 𝑓𝑅 : S1 majoritaire (d’autant plus que l’écart est grand) Majorité de fronts sur uR Rôle du filtre : C. Koeniguer 2013 • Fournir la valeur moyenne de ud uniquement • Pas d’influence sur la sélection de l’écart des fréquences ⇒ accrochage plus facile PLL 23 III. Capture et système bouclé 1. Capture : cas du multiplieur 2. Maintient de l’asservissement (avec un multiplieur) 3. Bilan C. Koeniguer 2013 4. Cas du PFD PLL 24 III. Mise en évidence de la capture et du système bouclé 1. Accrochage (capture) avec un multiplieur Situation initiale : boucle non verrouillée, ie 𝑓𝐸 ≠ 𝑓𝑅 𝒇𝑬 ≫ 𝒇𝑹 uE(t) PB CP d(t) C. Koeniguer 2013 𝒖𝑪 ~ 𝟎 𝒇𝑬 − 𝒇𝑹 ≫ 𝒇𝑪 𝒇𝑬 + 𝒇𝑹 ≫ 𝒇𝑪 𝒇𝑹 = 𝒇𝑹𝟎 ≠ 𝒇𝑬 ud(t) uR(t) VCO Pas d’accrochage PLL 25 III. Mise en évidence de la capture et du système bouclé 1. Accrochage (capture) avec un multiplieur Situation initiale : boucle non verrouillée, ie 𝑓𝐸 ~ 𝑓𝑅 𝒇𝑬 ~ 𝒇𝑹 𝑢𝐶 ~ 𝑈𝑐 cos(2π 𝑓𝐸 − 𝑓𝑅 𝑡 + 𝛷) 𝒇𝑬 − 𝒇𝑹 ~ 𝒐𝒖 < 𝒇𝑪 𝒇 𝑬 + 𝒇𝑹 ≫ 𝒇𝑪 uE(t) 𝒇𝑹 varie fR PB CP d(t) ud(t) fR Max f0 C. Koeniguer 2013 uR(t) VCO uC fR Min Accrochage : plage de capture liée à fc PLL 26 III. Mise en évidence de la capture et du système bouclé 2. Maintient de l’ASV avec un multiplieur Situation initiale : boucle verrouillée, ie 𝑓𝐸 = 𝑓𝑅 𝑓𝐸 ou 𝛷𝐸 ↗ 𝑑↗ uE(t) 𝑢𝐶 ↗ PB CP d(t) 𝑓𝑅 et 𝛷𝑅 ↗ ud(t) uR(t) C. Koeniguer 2013 VCO Poursuite de la fréquence/phase possible PLL 27 III. Mise en évidence de la capture et du système bouclé 3. Bilan • Multiplieur : Accrochage (capture) lié à l’écart de fréquence par rapport à la fréquence de coupure du filtre Plage de capture liée à fc Plage de verrouillage liée à la caractéristique du comparateur de phases et au VCO • XOR : • situation analogue au multiplieur (capture et verrouillage) • Plus linéaire qu’avec le multiplieur C. Koeniguer 2013 • PFD : • Capture : ne dépend pas du filtre car la valeur moyenne de sortie ne dépend que des états, et donc de l’écart de fréquence • Verrouillage : analogue au XOR, excepté que la plage de déphasage est complète (2p) PLL 28 V. Linéarisation : étude du régime dynamique 1. Objectifs 2. Comparateur de phases 3. Filtre 4. VCO 5. Synthèse : schéma-blocs C. Koeniguer 2013 6. Analyse des fonctions de transfert PLL 29 IV. Linéarisation : étude du régime dynamique 1. Objectifs • Linéariser les caractéristiques de chaque bloc : • Comparateur de phase (multiplieur, XOR, PFD, …) • Filtre • VCO • Schéma-bloc (asservissement) pour les fréquences et pour les phases • Mise en équation des fonctions de transfert (phase et fréquence) en Boucle ouverte et Boucle fermée C. Koeniguer 2013 • Analyse des fonctions de transfert PLL 30 IV. Linéarisation : étude du régime dynamique 2. Comparateurs de phases Après un filtre idéal de gain unitaire, autour du point de fonctionnement : • Multiplieur : 𝐾𝑈𝐸 𝑈𝑅 𝐾𝑈𝐸 𝑈𝑅 𝜋 𝐾𝑈𝐸 𝑈𝑅 𝑑 𝑡 = cos ∆𝛷 = cos ∆𝜑 − = sin ∆𝜑 2 2 2 2 • Ou-exclusif : 𝑉𝐷𝐷 𝑉𝐷𝐷 𝜋 𝑑 𝑡 = ∆𝛷 = (∆𝜑 + ) 𝜋 𝜋 2 𝑑 (𝑝) = 𝐾𝐶𝑃 ∆𝜑 = 𝐾𝐶𝑃 (𝜑𝐸 − 𝜑𝑅 ) • PFD : C. Koeniguer 2013 𝑑 𝑡 = 𝑉𝐷𝐷 𝑉𝐷𝐷 ∆𝛷 = ∆𝜑 4𝜋 4𝜋 PLL 31 IV. Linéarisation : étude du régime dynamique 3. Filtre • Ordre du filtre faible • Argument stabilité ⇒ filtre ordre 1 (éventuellement 2) C. Koeniguer 2013 𝐹 𝑝 = 𝑢𝑑 𝐺0 = 𝑑 1 + 𝜏𝑝 PLL 32 IV. Linéarisation : étude du régime dynamique 4. VCO 1 𝑑𝜑𝑅 𝑓𝑅 (𝑡) = 2𝜋 𝑑𝑡 𝑓𝑅 (𝑡) = 𝑓𝑅0 + 𝐾𝑉𝐶𝑂 𝑢𝑑 (𝑡) 𝑓𝑅 (𝑝) = 𝑓𝑅 (𝑝) = 𝐾𝑉𝐶𝑂 𝑢𝑑 (𝑝) C. Koeniguer 2013 𝑓𝑅 (𝑝) = 𝐾𝑉𝐶𝑂 𝑢𝑑 (𝑝) 𝑝 𝜑 (𝑝) 2𝜋 𝑅 𝜑𝑅 (𝑝) 2𝜋 = 𝐾 𝑢𝑑 (𝑝) 𝑝 𝑉𝐶𝑂 PLL 33 IV. Linéarisation : étude du régime dynamique 5. Synthèse : schéma-blocs Consigne : phase 𝝋𝑬 𝝋𝑬 − 𝝋𝑹 𝑲𝑪𝑷 𝒅 𝒖𝒅 𝑭(𝒑) 𝑲𝑽𝑪𝑶 𝒇𝑹 𝟐𝝅 𝒑 𝝋𝑹 𝝋𝑹 Asservissement à retour unitaire C. Koeniguer 2013 Ordre PLL = ordre filtre + 1 PLL 34 IV. Linéarisation : étude du régime dynamique 5. Synthèse : schéma-blocs Consigne : fréquence 𝒇𝑬 𝟐𝝅 𝒑 𝝋𝑬 𝝋𝑬 − 𝝋𝑹 C. Koeniguer 2013 𝒇𝑬 − 𝒇𝑹 𝑭(𝒑) 𝒖𝒅 𝒇𝑹 𝑲𝑽𝑪𝑶 𝟐𝝅 𝒑 𝝋𝑹 𝒇𝑬 𝑲𝑪𝑷 𝒅 𝟐𝝅 𝒑 𝝋𝑬 − 𝝋𝑹 𝑲𝑪𝑷 𝒅 𝑭(𝒑) 𝒖𝒅 𝒇𝑹 𝑲𝑽𝑪𝑶 𝒇𝑹 Même fonction de transfert en BO et en BF que pour les phases PLL 35 IV. Linéarisation : étude du régime dynamique 6. Analyse des fonctions de transfert • FTBO : 𝑓𝑅 𝜑𝑅 2𝜋𝐾𝐶𝑃 𝐾𝑉𝐶𝑂 2𝜋𝐾𝐶𝑃 𝐾𝑉𝐶𝑂 𝐺0 = = 𝐹 𝑝 = 𝑓𝐸 𝜑𝐸 𝑝 𝑝(1 + 𝜏𝑝) • « Ordre FTBO » = « ordre de F » +1 • F: passe-bas 1er ordre ⇒ FTBO : ordre 2 (passe-bas) ⇒ stable (cf critère de Routh ou de Nyquist) C. Koeniguer 2013 Intérêt d’un ordre faible pour le filtre PLL 36 IV. Linéarisation : étude du régime dynamique 6. Analyse des fonctions de transfert • FTB0 : • FTBF : 𝐻0 𝐻 𝑝 = 𝑝(1 + 𝜏𝑝) 𝑇 𝑝 = avec 𝐻0 = 2𝜋𝐾𝐶𝑃 𝐾𝑉𝐶𝑂 𝐺0 𝐻0 1 = 𝐻0 + 𝑝(1 + 𝜏𝑝) 1 + 1 𝑝 + 𝜏 𝑝2 𝐻0 𝐻0 • Gain statique unitaire C. Koeniguer 2013 • Pulsation caractéristique de la BF : • Coefficient d’amortissement : 𝑚 = 𝐻0 𝜏 1 2 𝜏 𝐻0 PLL 37 IV. Linéarisation : étude du régime dynamique 6. Analyse des fonctions de transfert 𝑓𝑅 2𝜋𝐾𝐶𝑃 𝐾𝑉𝐶𝑂 2𝜋𝐾𝐶𝑃 𝐾𝑉𝐶𝑂 𝐺0 𝐹𝑇𝐵𝑂 𝑝 = = 𝐹 𝑝 = 𝑓𝐸 𝑝 𝑝(1 + 𝜏𝑝) • Erreurs de fréquence : 𝑝𝑓𝐸 (𝑝) 𝜖 = lim 𝑝→0 1 + 𝐹𝑇𝐵𝑂(𝑝) 𝑓𝐸 Erreur statique : 𝑓𝐸 𝑝 = ∆𝑓 𝑝 𝑢𝐸 Df t t 𝜀0 = 0 ∶ pas d’erreur de fréquence ⇒ 𝑓𝐸 = 𝑓𝑅 𝛼 C. Koeniguer 2013 Erreur de vitesse (ordre 2) : 𝑓𝐸 𝑝 = 𝑝² 𝛼 𝐶𝑃 𝐾𝑉𝐶𝑂 𝐺0 𝜀𝑣 = 2𝜋𝐾 ≠ 0 ∶ erreur de fréquence PLL 38 IV. Linéarisation : étude du régime dynamique 6. Analyse des fonctions de transfert • Erreurs de phase : 𝜑𝑅 2𝜋𝐾𝐶𝑃 𝐾𝑉𝐶𝑂 2𝜋𝐾𝐶𝑃 𝐾𝑉𝐶𝑂 𝐺0 𝐹𝑇𝐵𝑂 𝑝 = = 𝐹 𝑝 = 𝜑𝐸 𝑝 𝑝(1 + 𝜏𝑝) 𝑝𝜑𝐸 (𝑝) 𝜖 = lim 𝑝→0 1 + 𝐹𝑇𝐵𝑂(𝑝) Erreur statique : 𝜑𝐸 𝑝 = ∆𝜑 𝑝 (saut de phase) 𝜀0 = 0 ∶ pas d’erreur de phase ⇒ 𝜑𝐸 = 𝜑𝑅 𝛼 C. Koeniguer 2013 Erreur de vitesse (ordre 2) : 𝜑𝐸 𝑝 = 𝑝² 𝛼 𝐶𝑃 𝐾𝑉𝐶𝑂 𝐺0 𝜀𝑣 = 2𝜋𝐾 correspond à un saut de fréquence ≠ 0 ∶ erreur de phase (mais identité des fréquences) due au point de fonctionnement PLL 39 V. Phénomènes non-linéaires 1. Plage de verrouillage C. Koeniguer 2013 2. Retour sur la linéarisation PLL 40 V. Phénomènes non-linéaires 1. Plage de verrouillage Hyp. : PLL verrouillée initialement Fin du verrouillage : non-linéarité du VCO (limites de fonctionnement) fR fR Max f0 fR Min uC fR0 C. Koeniguer 2013 Si 𝑓𝐸 < 𝑓𝑅𝑚𝑖𝑛 𝑜𝑢 𝑓𝐸 > 𝑓𝑅𝑚𝑎𝑥 : 𝑓𝑅 = 𝑓𝑅𝑚𝑖𝑛 𝑜𝑢 𝑓𝑅 = 𝑓𝑅𝑚𝑎𝑥 ⇒ 𝑓𝐸 ≠ 𝑓𝑅 : la boucle n’est plus verrouillée PLL 41 V. Phénomènes non-linéaires 1. Plage de verouillage Hyp. : PLL verrouillée initialement Fin du verrouillage : non-linéarité du CP 𝑢𝑑 𝑢𝑑 𝑉𝐷𝐷 𝑉𝐷𝐷 /2 C. Koeniguer 2013 −𝜋 − 𝜋 2 ∆𝛷 + 𝜋 2 +𝜋 Limite de fonctionnement en amplitude / phase : changement du signe de la pente ⇒ plus stable : la boucle n’est plus verrouillée PLL 42 V. Phénomènes non-linéaires 2. Modèles non-linéaires – CP peut ne pas être linéaire Exemple : multiplieur 𝑢𝑑 𝑡 = 𝐾𝑈𝐸 𝑈𝑅 2 cos(∆𝛷) – Filtre : mauvais filtrage des fréquences élevées – VCO : caractéristique non-linéaire C. Koeniguer 2013 On peut prendre en compte ces défauts : Théorie linéaire du IV est fausse Outils de l’électronique non-linéaire (plan de phase, 1er harmonique, …) PLL 43 VI. Applications 1. Synthèse de fréquences 2. Récupération de porteuse C. Koeniguer 2013 3. Modulation/démodulation de fréquence/phase ⇒ cf chapitre sur les modulations PLL 44 VI. Applications 1. Synthèse de fréquence uE(t) CP PB d(t) uR(t) ud(t) uR’(t) VCO /N Diviseur de fréquence par N C. Koeniguer 2013 Si la PLL accroche : 𝑓𝐸 = 𝑓𝑅 ⇒ 𝑓𝐸 = 𝑓𝑅 ′ 𝑁 𝑓𝑅′ = 𝑁 𝑓𝐸 Même stabilité en fréquence que l’entrée PLL 45 VI. Applications 1. Synthèse de fréquence uE’(t) /M uE(t) CP PB d(t) uR(t) ud(t) uR’(t) VCO /N Diviseur de fréquence par N C. Koeniguer 2013 Si la PLL accroche : 𝑓𝐸 = 𝑓𝑅 ⇒ 𝑓𝐸′ 𝑀 𝑓𝑅′ = 𝑓𝑅 ′ 𝑁 𝑁 = 𝑓𝐸 ′ 𝑀 PLL 46 VI. Applications 2. Récupération de porteuse Fréquences non connues ou non voulues f 𝑓0 On récupère la fréquence 𝑓0 avec une PLL : C. Koeniguer 2013 • Centrée sur 𝑓0 • De plage de capture faible PLL 47