modelisation d`un emetteur a etalement de spectre par sequence

European Scientific Journal February 2013 edition vol.9, No.6 ISSN: 1857 – 7881 (Print) e - ISSN 1857- 7431
MODELISATION D’UN EMETTEUR A ETALEMENT DE
SPECTRE PAR SEQUENCE DIRECTE EN VHDL-AMS
Aicha Alami Hassani
Mohcine Zouak
Farid Abdi
Laboratoire Signaux Systèmes et Composants, Département de Génie Electrique, Faculté des,
Sciences et Techniques, Fès, Maroc
Mostafa Mrabti
Ecole Nationale des Sciences Appliquées, Fès, Maroc
Abstract
Many recent standards in telecommunications field are based on CDMA spread spectrum
transmissions. In this paper, we describe a methodology for top-down design, modeling, and
simulation of CDMA transmitter system using hardware description language VHDL-AMS.
Details of VHDL-AMS implementation for each elementary block are shown. This paper
together with the developed library of CDMA transmitter blocks are targeted towards
engineers who work on behavioral modeling and simulation of complete CDMA systems
using hardware description languages.
Keywords: CDMA, Wireless DS-SS transmitter, VHDL-AMS, FPGA
Introduction
L’accès multiple par répartition de code, ou CDMA, est une technique de
multiplexage utilisée dans les systèmes de communication radiofréquences, elle est à la base
de la norme UMTS de la troisième génération de téléphonie mobile et du WiMAX
aujourd’hui en cours de déploiement (K.Kim et I.Koo, 2005).
Cette technique permet, par l’étalement de la puissance sur une large bande de
fréquence du canal, de mieux résister aux évanouissements sélectifs en fréquences. Pour le
CDMA, l’utilisation de séquences d’étalement comme codes permettant de distinguer les
différents utilisateurs donne, de plus, l’avantage d’exploiter simultanément l’ensemble de la
24
European Scientific Journal February 2013 edition vol.9, No.6 ISSN: 1857 – 7881 (Print) e - ISSN 1857- 7431
bande de fréquence et des intervalles de temps. Les conditions posées sur l’orthogonalité des
séquences de code permettent de réduire les interférences entre utilisateurs (IAM Interférence
d’Accès Multiple).Il en résulte une amélioration de la capacité du système de communication
et donc une meilleure gestion des ressources disponibles (K.Fazel et S.Kaiser ,2003).
Dans un système Emetteur/Récepteur CDMA, les principales parties qui définissent
les performances de la communication sont les séquences d’étalement, leurs longueurs et la
synchronisation entre les séquences en réception avec celles en émission. Une bonne
synchronisation et une augmentation de la longueur d’étalement permettent de réduire
énormément l’IAM (Y. Joannon, V. Beroulle, 2006).
Dans la conception de nouveaux systèmes électroniques, le concept du «Time to
Market » est une contrainte très importante, l’objectif est de réduire l’écart entre la
productivité à évolution linéaire, et l’augmentation exponentielle de la complexité des
circuits. L’utilisation de prototypes modulables et réutilisables permet de fiabiliser et de
diminuer le cycle de conception (Doboli and R. Vemuri, 2003) (E. Christen and K. Bakalar,
1999).
Notre travail s’inscrit dans ce contexte, en effet dans une première partie, nous
présentons une description des circuits mixtes analogiques-numériques de la partie émission
du système de communication CDMA tant en bande de base qu’en radiofréquence (RF). La
longueur des codes d’étalement est modulable. Le bloc de génération des codes d’étalement
pourra faire partie d’une librairie réutilisable.
Présentation du système à modéliser
Le système développé répond à la norme IEEE 802.11, il pourra fonctionner dans la
bande de fréquence de largeur 80 MHz centrée à 2.44 GHz et utilise une modulation
numérique de phase DBPSK (Differential Binary Phase Shift Keying) (Chang HM, Sunwoo
MH, 1998). Le schéma synoptique de l’émetteur est présenté sur la Figure 1.
Figure.1. Schéma fonctionnel de la partie émission
25
European Scientific Journal February 2013 edition vol.9, No.6 ISSN: 1857 – 7881 (Print) e - ISSN 1857- 7431
L’émetteur comprend les étages numériques réalisant le codage des signaux à
transmettre et la fonction étalement de spectre par l’intermédiaire d’une séquence pseudoaléatoire. La partie (RF) émet le signal étalé sur une porteuse de 2.44 GHz.
Modélisation de l’Emetteur en VHDL-AMS
Le synoptique de codage en VHDL-AMS, déduit du schéma fonctionnel est le
suivant.
Bande de base
(VHDL Synthétisable)
Radiofréquence
(Description VHDL-AMS)
Figure.2. Synoptique de codage du système émetteur
Pour chaque bloc nous avons écrit le modèle associé en VHDL à l’aide des logiciels
MODELSIM (digital) et SIMPLORER (AMS). Ensuite, les modèles sont validés par
l’observation des principaux signaux.
L’étage bande de base
La partie étalement de spectre se compose de 3 blocs : le codeur différentiel, le
générateur de code d’étalement et le multiplieur. Son schéma synoptique est le suivant :
Données à émettre
Codeur
différentiel
Données différentielles
Données étalées
Séquence d’étalement
Générateur de
PN-Code
Polynôme générateur
Figure.3. Schéma synoptique de l’étage bande de base de l’émetteur
La fonction de codage différentiel est utilisée pour palier au problème de la non
cohérence entre la porteuse en réception et celle en émission dans le processus de
démodulation. Elle est réalisée à l’aide de deux portes logiques (NOT) et (XOR).
Nous nous sommes intéressés plus particulièrement à la partie génération des codes
d’étalement.
Le générateur de PN Code
Les séquences utilisées pour le CDMA sont choisies pour répondre à la condition
d’orthonormalité (R. L. Peterson, R. E. Ziemer, and D. E. Borth, 1995). Les séquences
d’étalement pseudo-aléatoires (PN) à longueur maximale (m-séquences) répondent à ces
propriétés (Abhijit Mitra, 2008) (P. W. Baier, P. Jung, and A. Klein, 1966.). Elles présentent
26
European Scientific Journal February 2013 edition vol.9, No.6 ISSN: 1857 – 7881 (Print) e - ISSN 1857- 7431
l’intérêt majeur d’être facile à générer grâce à des registres à décalages linéaires et donc
synthétisables dans l’objectif d’intégration numérique.
La génération du PN-Code nécessite un polynôme i(n) pour l’initialisation, et en
entrée un polynôme générateur pg(n) qui permet de charger le polynôme primitif dans les
registres à décalage. Le code résultant peut être obtenu grâce à des registres à décalage et des
additionneurs binaires comme présenté sur la figure suivante (R. L. Peterson, R. E. Ziemer
and D. E. Borth ,1995):
S(5)
pg(4)
e(4)
i(4)
+
pg(3)
et
S(4)
i(3)
e(3)
+
pg(2)
et
S(3)
i(2)
e(2)
et
+
pg(1)
S(2)
i(1)
e(1)
+
pg(0)
S(1)
i(0)
sortie
e(0)
et
et
Figure.4. Générateur de séquence rebouclé de type Galois
En modifiant les coefficients de (pg) il est donc possible d’obtenir des PN-code de
longueurs variables (N=255, 127, 63, 31, 15,7).
Longueur du code N
Polynôme générateur C
PN-code généré
7
000000000101
1-1-1-0-1-0-0
15
000000001001
1-1-1-1-0-1-0-1-1-0-0-1-0-0-0
31
0 0 0 0 0 0 0 1 0 01 0
1-0-1-0-1-1-1-0-1-1-0-0-0-1-1-1…
………..
………..
………..
Tableau.1. Configuration du générateur de PN code à partir du coefficient c(i)
En pratique le générateur codé en VHDL aura 12 registres à décalage ce qui permettra
de générer les codes de longueurs N=2047,1023, 511 et ainsi d’obtenir un gain en traitement
plus élevé dans un environnement très bruité.
Association des organes de l’émetteur
Pour associer les éléments de l’émetteur, on doit tenir compte de la contrainte des
périodes de la donnée et du code d’étalement.
Données à émettre
Codeur
différentiel
Données différentielles
Données étalées
Séquence d’étalement
Synch_e
Générateur de
PN-Code
Polynôme générateur
Figure.5. Schéma structurel de l’objet émetteur
27
European Scientific Journal February 2013 edition vol.9, No.6 ISSN: 1857 – 7881 (Print) e - ISSN 1857- 7431
Le temps Ts accordé à un bit du signal source est divisé en intervalles « Chip » plus
petit de durée Tc = Ts /N selon la longueur N du code utilisé. Il faut donc assurer une
synchronisation entre les périodes des données et des séquences d’étalement.
Encodeur différentiel
oui
Front montant
synch
non
data_diff <= not(data xor data_diff)
Figure.6. Organigrammes du codeur différentiel
Générateur de PN-Code
e(i)<=pg(i) and i(0)
s(i+1)<=i(i+1) xor e(i)
oui
Front montant
clk
Synch_e<=synch1_e
Pn-code<=i(0)
non
s(1 to 11) and e(11)= « 100000000000»
and (synch1_e)
non
oui
Synch1_e <=’0'
Synch1_e <=’1'
i(i)<=s(i+1)
i(11)<=e(11)
Figure.7. Organigramme du générateur de PN-Code
L’étalement consiste à mélanger la trame émise et codée différentiellement avec le
PN-Code généré. Cette opération est réalisée à l’aide d’un OU-Exclusif inversé (R. Ahola, M
.Sida ,2003).
28
European Scientific Journal February 2013 edition vol.9, No.6 ISSN: 1857 – 7881 (Print) e - ISSN 1857- 7431
Après association de tous ces blocs, les résultats de simulation sont présentés sur la
figure suivante :
Figure.8. Résultats de simulation de l’Emetteur
Sur la figure sont reportés tous les signaux du système, en particulier la donnée
différentielle, le PN-Code et la donnée étalée.
•
“data”: données à émettre.
•
“data_diff”: sortie du codeur différentiel.
•
“pn_code”: sortie du générateur de PN code.
•
“synch_e”: signal de synchronisation.
•
“data_etalee”: données étalées en sortie de l’émetteur.
Pour la simulation nous avons considéré :
•
Les données transmises [1010101010101010101].
•
Le polynôme générateur [000000000101]=5oct.et donc un PN-code [1110100] de
longueur 7
•
Le temps symbole Ts= 175ns (=7*25ns) ,25 ns étant le temps chip Tc.
L’étage radio
La modélisation de l’étage radiofréquence de l’émetteur tire partie de la fonctionnalité
analogique et mixte du langage VHDL-AMS. L’étage radiofréquence est constitué d’un
oscillateur local, d’un multiplieur et d’un filtre.
La modulation BPSK consiste en un changement de phase de la porteuse en fonction
de la donnée binaire à transmettre (Normak E. E.Normark, 2004). Ceci se traduit par la mise
en œuvre d’un multiplieur numérique - analogique: un mélange entre le signal binaire
(data_etalee) et la porteuse (2,44GHz). Cette fonction est décrite dans
l’organigramme
suivant :
29
European Scientific Journal February 2013 edition vol.9, No.6 ISSN: 1857 – 7881 (Print) e - ISSN 1857- 7431
Multiplieur
numérique-analogique
Oscillateur
Vosc==sin(2.0*math_pi*now*2.44e9+phase)
oui
Data_etalee=’0'
Data_modulee=Vosc
non
(interaction numérique/analogique )
break on Data_etalee
Data_modulee=-Vosc
Figure.9. Organigramme des fonctions de la modulation BPSK
Après implémentation et simulation, les résultats sont représentés dans la figure 10.
2DGraphSel1
1.00
0
-1.00
0
5.00
10.00
14.00
Figure.10. Résultats de simulation de la modulation BPSK
Les résultats de la Figure montrent qu’à chaque changement d’état dans les données
correspond à un changement de phase de la porteuse.
Conclusion
Dans ce travail, nous avons développé notre propre modèle VHDL-AMS d’un
émetteur CDMA. Nous avons présenté les différents organes mis en jeux (codage différentiel,
génération de PN-Code, étalement de spectre et modulation). Les codes générés ont une
longueur qui peut être modifiée sans modification du système, seuls les coefficients du
polynôme générateur sont modifiés. Les tests de simulations et les signaux obtenus valident
les descriptions proposées pour les paramètres présentés dans le cahier de charge (norme
802.11).
References:
K.Kim et I.Koo. “CDMA: Systems Capacity Engineering“. Artech House mobile
communications series. 2005.
K.Fazel et S.Kaiser “Multi-Carrier and Spread Spectrum Systems“.John Wiley & Sons
Ltd.2003.
30
European Scientific Journal February 2013 edition vol.9, No.6 ISSN: 1857 – 7881 (Print) e - ISSN 1857- 7431
Doboli and R. Vemuri, .Behavioral modeling for high-level synthesis of analog and mixedsignal systems from VHDL-AMS,. IEEE Transactions on CAD of Integrated Circuits and
Systems, vol. 11, pp. 1504 .1520, November 2003.
E. Christen and K. Bakalar, .VHDL-AMS. a hardware description language for analog and
mixedsignal applications,. IEEE Transactions on Circuits and Systems, vol. 46, pp.
1263.1272, October 1999.
Y. Joannon, V. Beroulle, R. Khouri, C. Robach, S. Tedjini, J.L.Carbonero, “ Behavioral
modeling of WCDMA transceiver withVHDL-AMS language” IEEE Design and Diagnostics
of Electronic Circuits and Systems (DDECS’06) (2006) 113 – 118.
Chang HM, Sunwoo MH. “Implementation of a DSSS modem ASIC chip for wireless LAN”.
In: IEEE workshop on signal proceedings systems (SIPS’98), New York, p. 243–52.1998.
R. L. Peterson, R. E. Ziemer, and D. E. Borth, “Introduction to Spread Spectrum
Communications”. New York: Prentice Hall, 1995.
Abhijit Mitra, “On Pseudo-Random and Orthogonal Binary Spreading Sequences”,
International Journal of Information and Communication Engineering 4:6 2008.
P. W. Baier, P. Jung, and A. Klein, “Taking the challenge of multiple access for thirdgeneration cellular mobile radio systems – an European view”, IEEE Commun. Mag., pp. 82–
89, 1966.
R. L. Peterson, R. E. Ziemer and D. E. Borth Introduction to Spread Spectrum
Communications. Englewood Cliffs, NJ: Prentice Hall 1995.
R. Ahola, M .Sida. “Bluetooth Transceiver Design with VHDL-AMS”. In: IEEE Proceedings
of the Design,Automation and Test in Europe Conference and Exhibition ,pp 268 – 273;
ISBN 0-7695-1870-2(2003).
Normak E. E.Normark, L.Yang, C.Wakayama, P.Nikitin, R.Shi. “VHDL-AMS modeling and
simulation of π/4 DQPSK transceiver system “. In: Proceedings of IEEE Behavioral
Modeling and Simulation Conference (BMAS’04), San Jose, CA p. 119. October 2004.
31