Réalisation d`un régulateur de tension intégré en technologie CMOS

Réalisation d’un régulateur de tension intégré
en technologie CMOS 0.8µm
Objectif :
Il s’agît de réaliser le « layout » d’un régulateur de tension intégré en technologie CMOS
0.8µm. Ce travail se fera en trois temps :
- Conception du circuit et calculs « à la main »,
- Simulation du circuit,
- Dessin du « layout ».
Logiciels utilisés :
- Simulations :Orcad-Pspice,
- Dessin du « layout » : Cadence Virtuoso.
Principe :
La figure 1 montre le principe du régulateur de tension. Celui-ci se compose de deux
parties :
- une référence de tension délivrée par un circuit « band-gap »
- et une régulation en tension réalisée par un circuit « ballast »
Is
Valim
Band-Gap
Ballast
Vref
Figure 1 : Principe du régulateur de tension
Le régulateur doit répondre à un cahier des charges précis.
Formation utilisatrice :
ENSEEIHT
Département d’électronique et Traitement du signal
Troisième année option Circuits Intégrés
Enseignant :
Hélène TAP-BETEILLE
Maître de conférences à l’INP-ENSEEIHT
2, rue Charles Camichel
BP 7122
31071 Toulouse cédex 7
[email protected]
Rch
Vs