Export de contraintes sur les chemins dans un outil de synthèse d

Export de contraintes sur les chemins dans un outil
de synthèse d’architecture
projet SLE
3A
Olivier
Muller
Contexte
CAO : ↑ abstraction ⇒ ↑ productivité
AUGH faux
chemins
HLS (High Level Synthesis) : passage du C à une
description RTL
AES-reconf
Beaucoup d’outils : Catapult, Vivado HLS...
h265
AUGH : Autonomous and User Guided HLS
HLS autonome sous contraintes de ressources
Problèmes :
chemins
multi-cycle et faux chemins
Export contraintes AUGH : travail à réaliser
projet SLE
3A
Olivier
Muller
AUGH faux
chemins
AES-reconf
h265
Reprendre le travail de l’an dernier et en comprendre les
limites
Maitriser manuellement le format d’entrée des contraintes
sur les chemins pour l’outil Vivado
Automatiser la génération du fichier de contraintes dans un
plugin AUGH
Valider sur des exemples issus des benchmarks de AUGH
Au programme
outils de synthèse logique, C, GL, archi
Sécurisation de chiffrement par reconfiguration
dynamique partielle
projet SLE
3A
P. Maistri
O. Muller
AUGH faux
chemins
Contexte
Système pour application de sécurité
Chiffrement symétrique le plus commun : AES
Nécessité d’un accélérateur matériel (performances/consommation)
Attaques physiques : nécessité de protections
AES-reconf
h265
Implantation visée pour le projet
FPGA reconfigurable (SRAM)
Processeur = cœur embarqué dans la puce
Coprocesseur = une IP AES
Protection contre les attaques en analyse
de consommation (DPA) =
Reconfiguration dynamique du
coprocesseur par logiciel
Contre-mesure basée sur le changement
dynamique de la représentation des
données ⇒ rapide
Travail à réaliser
projet SLE
3A
P. Maistri
O. Muller
AUGH faux
chemins
Générer des configurations partielles pour les IP AES mises
à disposition
AES-reconf
les intégrer dans un système à base de processeur
h265
Valider et benchmarker la solution
Bonus : proposer et mettre en œuvre un système sans
processeur
Au programme
Outils de CAO, VHDL, un peu de C
Accélération matérielle d’une implantation logicielle
de la norme h265
projet SLE
3A
P. Maistri
O. Muller
AUGH faux
chemins
AES-reconf
h265
h265, c’est quoi ?
Norme de codage Vidéo
Efficace pour la très haute définition (gain >50% par
rapport h264)
plus complexe ⇒ accélération
x265 : un codec libre
Sur quoi travailler ?
carte
FPGA
PCIe
+
RIFFA
Travail à réaliser
projet SLE
3A
P. Maistri
O. Muller
AUGH faux
chemins
Profiler le code source pour déterminer les hotspots
AES-reconf
Intégrer l’environnement RIFFA
h265
Réaliser des IPs pour les hotspots avec un logiciel de HLS
Benchmarker les gains à chaque version
Au programme
C, C++, profilage, prototypage FPGA, outils de CAO
Sujet de backup
projet SLE
3A
P. Maistri
O. Muller
AUGH faux
chemins
AES-reconf
h265
Réaliser une évaluation comparative des circuits générés
par AUGH sur carte Zynq vs sur un processeur ARM