Electronique VXI SAPhIR et d etecteurs additionnels. Sp - Irfu

E lectronique V.X.I. SAPhIR
et detecteurs additionnels.
Specication techniques de besoins et
cahier des charges.
Version 3.1.
Ch. Theisen, M. Houry, W. Korten, Y. Le Coz,
R. Lucas.
C.E.A. Saclay DAPNIA/SPhN
B. Cahan, A. Le Coguie, O Maillard, B. Delaitre,
Ph. Legou, C. Jollec, X. Coppolani.
C.E.A. Saclay DAPNIA/SEI
G. Durand, A. Bouillac, G. Carles. C.E.A. Saclay DAPNIA/SIG
G. Barreau, T.P. Doan. C.E.N.B.G. Bordeaux
V. Meot, G. Belier. C.E.A. Bruyeres le Ch^atel
N. Karkour, D. Linget, I. Merlin. C.S.N.S.M. Orsay
26 Juin 1997
TABLE DES MATIE RES
1
Table des matieres
I Specications techniques de besoins
1
2
Pourquoi une electronique V.X.I.? . . . . .
Performances demandees . . . . . . . . . .
2.1 E lectronique . . . . . . . . . . . . .
2.1.1 Preamplicateur SAPhIR
2.1.2 Carte V.X.I. . . . . . . .
2.1.3 Performances . . . . . . .
2.2 Trigger . . . . . . . . . . . . . . . .
2.3 Read Out . . . . . . . . . . . . . .
2.4 Banc de test . . . . . . . . . . . . .
II Cahier des charges
1
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Specicites de la carte . . . . . . . . . . . . . . . . . . . . . .
1.1 Connectique . . . . . . . . . . . . . . . . . . . . . . . .
1.2 Caracteristiques des composants . . . . . . . . . . . . .
1.2.1 Amplicateur lineaire (L.A.) . . . . . . . . . .
1.2.2 Detecteur de cr^ete (P.D.S) . . . . . . . . . . .
1.2.3 A.D.C. voie energie . . . . . . . . . . . . . . .
1.2.4 Amplicateur rapide (T.F.A.) . . . . . . . . .
1.2.5 Discriminateur a fraction constante.(C.F.D.) .
1.2.6 Convertisseur temps-amplitude (T.A.C.) . . .
1.2.7 A.D.C. voie temps. . . . . . . . . . . . . . . .
1.2.8 Local Trigger (L.T.) . . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
3
3
5
5
5
5
6
6
7
7
9
9
12
13
13
13
13
14
14
14
15
15
TABLE DES MATIE RES
2
2
3
4
1.2.9 Generateur de test . . . . . . . . . . . . . .
1.3 Interface avec le G.I.R. (SIROP) . . . . . . . . . . .
1.4 Logique de declenchement du detecteur. . . . . . . .
1.5 Denition des lignes d'inspection [9] . . . . . . . . . .
1.5.1 lignes analogiques par voie . . . . . . . . . .
1.5.2 lignes logiques par voie . . . . . . . . . . . .
1.5.3 Mesure de tensions . . . . . . . . . . . . . .
1.5.3.1
Lignes par voie en lecture . . . . .
1.5.3.2
Lignes communes . . . . . . . . . .
1.5.4 Lignes d'inspection disponibles sur le GIR. .
1.6 Parametres ajustables / Registres. . . . . . . . . . . .
1.6.1 Parametres ajustables par voie en ecriture.
1.6.2 Registres par voie en ecriture - lecture. . . .
1.6.3 Parametres ajustables communs en ecriture.
1.6.4 Registres communs en ecriture - lecture. . .
1.6.5 Registres disponibles sur le G.I.R. . . . . . .
Resume des caracteristiques. . . . . . . . . . . . . . . . . . .
Precision des co^uts. . . . . . . . . . . . . . . . . . . . . . . .
Banc de test. . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . .
4.1.1 Materiel et systeme d'exploitation . . . . .
4.1.2 Tests electroniques. . . . . . . . . . . . . . .
4.1.3 Tests physiques . . . . . . . . . . . . . . . .
A Documents techniques
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
15
15
16
16
16
16
17
17
17
18
18
18
18
18
19
19
20
21
22
22
22
22
25
27
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3
Chapitre I
Specications techniques de besoins
1 Pourquoi une electronique V.X.I.?
L'utilisation de detecteurs additionnels comme SAPhIR [1] aupres du multidetecteur
Euroball III (Legnaro, Italie) puis Euroball IV (Strasbourg) necessite un couplage de
l'electronique du detecteur additionnel et de l'electronique Euroball. Le point sensible
dans ce couplage est la logique de declenchement (trigger). Les logiques de declenchement
des deux ensembles doivent dialoguer an de decider si l'evenement sera accepte, et an
de donner l'ordre de codage.
Par le passe, deux dispositifs dierents ont ete utilises a EUROGAM II (Strasbourg).
La premiere option developpee par le C.E.N.B.G. Bordeaux consiste a coupler un bus
FERA sur le bus EUROGAM DT-32. Cette solution s'est averee tres delicate et longue a
mettre en oeuvre. La seconde solution que nous avons adoptee (SAPhIR, SaSi), consiste a
utiliser les cartes Germanium Phase I libres [2]. Cette solution s'avere tres rapide a mettre
en oeuvre, et n'a pas pose de problemes au niveau du declenchement.
Un point crucial dans la reussite d'une experience Euroball est le temps de mise au point
du dispositif. La duree d'une experience est generalement inferieure a une semaine, et il
est inconcevable de regler l'electronique pendant le temps de faisceau alloue. L'utilisation
de cartes V.X.I. permet de minimiser ce temps (nous avons mis environ un jour pour
regler les experiences SAPhIR et SaSi), et est sans conteste la plus able.
L'utilisation de cartes Germanium Phase I de reserve n'est pas envisageable pour un
4
CHAPITRE I. SPE CIFICATIONS TECHNIQUES DE BESOINS
multidetecteur de 48 voies, car seules 12 voies "spares" sont disponibles. De plus, la
logique de declenchement du detecteur additionnel a du ^etre construite a l'aide de modules
N.I.M. pour les deux experiences deja realisees [3], interdisant ainsi tout reglage en salle
experimentale sous faisceaux.
C'est pourquoi la conception de cartes V.X.I. taille 'D' speciques a SAPhIR se revele
indispensable a la reussite d'une experience. Nous verrons egalement que ces cartes
pourront ^etre adaptees a des signaux en provenance de detecteur Si, Ge, ou electrons
de conversion, et ceci a un moindre co^ut.
2. PERFORMANCES DEMANDE ES
5
2 Performances demandees
Nous decrivons dans ce paragraphe les caracteristiques principales du preamplicateur,
de la carte V.X.I., ainsi que celles du systeme d'acquisition associe.
2.1 E lectronique
2.1.1 Preamplicateur SAPhIR
Le preamplicateur delivrera un signal en tension proportionnel a l'energie convertie
par une cellule photovoltaque de 2.5 cm2 de surface pour 300 m d'epaisseur. La capacite
electrique equivalente de ce detecteur est de l'ordre de 100 nF. Dans ces conditions,
une analyse approfondie du mode de prelevement ainsi que d'une structure electronique
nouvelle soit ^etre conduite par le SEI an d'atteindre les caracteristiques suivantes :
{ dynamique de sortie : 20MeV a 200 MeV.
{ temps de montee ' 10 ns.
{ technologie CMS.
{ surface de quelques cm2.
{ puissance consommee ' 100 mW.
2.1.2 Carte V.X.I.
La carte VXI au format D sera constituee de deux ensembles bien distincts:
{ Une partie mixte analogique / numerique assurera le traitement des signaux en
energie et en temps.
{ Une partie exclusivement numerique sera chargee de la gestion des entree / sortie
compatible avec le protocole V.X.I.
Chaque voie de detecteur comportera une partie lineaire : L.A. (Linear Amplier),
P.D.S (Peak Detector and Stretcher), A.D.C. (Analogue Digital Converter), ainsi
CHAPITRE I. SPE CIFICATIONS TECHNIQUES DE BESOINS
6
qu'une partie rapide : T.F.A. (Timing Filter Amplier), C.F.D. (Constant Fraction
Discriminator), T.A.C. (Time to Amplitude Converter), A.D.C. (Analog Digital
Converter).
Une carte devra permettre de traiter 16 detecteurs.
2.1.3 Performances
Chaque voie devra supporter un taux de comptage de 10000 coups par seconde.
Les performances d'une cha^ne electronique comprenant une cellule de 2.5 cm2, 300,
un preamplicateur et la carte VXI devront ^etre les suivantes :
{ Resolution en temps : F.W.H.M. < 10 ns.
{ Resolution en energie E=E < 5%.
Cependant, les caracteristiques intrinseques de l'electronique de la carte devront ^etres
superieures dans le cas d'utilisation avec des detecteurs plus "performants" (Si par
exemple ):
{ Resolution en temps : F.W.H.M. < 500ps.
{ Resolution en energie F.W.H.M. < 10;4 de la gamme.
2.2 Trigger
Le declenchement devra ^etre compatible avec le protocole deni par la collaboration
Eurogam/Euroball ( voir par exemple les chronogrammes ref.[4] ).
Une logique de marquage des empiles sera integree sur chaque voie : rejection des
prepilup et marquage postpilup ou marquage prepilup et postpilup.
Les cartes devront generer un signal trigger propre au detecteur additionnel et qui
sera fourni au master trigger sous forme de signal logique et/ou de signal de multiplicite
(Sumbus).
2. PERFORMANCES DEMANDE ES
7
2.3 Read Out
La carte V.X.I. devra ^etre entierement compatible avec le systeme d'acquisition
Eurogam/Euroball.
Cette carte devra en outre ^etre adaptable a d'autre protocoles de lecture, tel celui
utilise a GANIL.
2.4 Banc de test
Les tests de la cartes seront eectues en deux phases distinctes.
La premiere phase devra permettre de verier les caracteristiques electroniques de la
carte, de tester la transmission des donnes sur le STR 8080 VRE [10] (V.X.I. Readout
Engine). La seconde phase permettra de realiser des tests en source qui seront eectues
essentiellement par les physiciens.
Dans la premiere phase de tests electroniques, le logiciel de contr^ole devra permettre :
{ la visualisation des parametres de la carte.
{ la modication des parametres.
{ les tests speciques des elements de la carte : a denir par les electroniciens.
{ le choix des lignes d'inspections.
Une interface graphique permettra d'activer les dierentes fonctionnalites du test.
Dans la seconde phase, des tests seront eectues en situation d'experience : tests en
source.
Les tests devront ^etre eectues dans un environnement logiciel et materiel le plus proche
possible de l'environnement Euroball, c'est a dire MIDAS. Ce point est essentiel car il est
absolument necessaire que les cartes fonctionnent immediatement lors d'une experience
Euroball. Une panne qui appara^trait lors de la mise en route serait dicile a cerner et a
reparer rapidement, ce qui compromettrait gravement l'experience.
Par ailleurs, le logiciel devra permettre une visualisation de spectres sans adjonction
de l'histogrammer VME habituellement utilise a Euroball. Ainsi, les donnees pourront
8
CHAPITRE I. SPE CIFICATIONS TECHNIQUES DE BESOINS
a ce stade ^etre transmises par le STR 8080 VRE vers un ch^assis VME comprenant un
CPU et une interface D2VB. Les spectres seront de preference visualises par MIDAS. Il
sera egalement prevu un stockage evenement par evenement sur disque et/ou sur support
magnetique en vue d'un traitement ulterieur.
La gestion de la carte SAPhIR devra ^etre nalement implantee dans le systeme
d'acquisition Euroball.
Il est important de noter que les deux logiciels de tests devront ^etre developpes sur la
m^eme machine.
Le logiciel du banc de test sera developpe par le S.I.G. Les tests seront eectues par le
S.E.I. et le S.I.G.
9
Chapitre II
Cahier des charges
1 Specicites de la carte
Nous decrivons dans cette partie les caracteristiques les plus importantes des
composants de la carte V.X.I.
La gure 1 donne un schema simplie d'une voie. 16 voies au total devront ^etre presentes
par carte (une voie correspond a un detecteur, et comprend donc une cha^ne "energie" et
une cha^ne "temps" ).
La partie Read-out sera assuree par le module G.I.R. (General Interface Readout)
developpe au C.S.N.S.M. Orsay [5]. L'utilisation de ce module permettra la lecture
simpliee des cartes V.X.I. par le systeme d'acquisition Euroball, et assurera ainsi la
compatibilite avec le protocole de lecture V.X.I. adopte par GANIL.
On conservera la possibilite d'utiliser un amplicateur lineaire externe. Les deux types
de montages correspondants sont illustres gure 2.
P.A. Out
Test
Generator
Logic,
Sumbus
A1
TFA
LA
L7
L2
A2
CFD
Direct
L1
L6
L8
Val Sample
FT Sample
CFD Delay
CCR2
CFD
S1,S2,S3
CCR0
A3
PDS
CCR3
Encode
Stop
TAC
L4
A4
S4,S5,S6
L3
Start
Reset
Local
Trigger
Gate
CCR1
FT
Pulse
External Amplifier
L5
A5
Datas
ADC1
ADC2
Convert
Sliding
scale
ADC2
ADC1
Clock
SIROP
Fig.
Val
Pulse
G.I.R.
Control
Address
Datas
10
CHAPITRE II. CAHIER DES CHARGES
1 - Schema synoptique d'une voie de la carte VXI SAPhIR
1. SPE CIFICITE S DE LA CARTE
11
Setup with external amplifier
External Amplifier
PA
LA
CCR1
A3
A1
LA
CCR0
Test
Generator
A2
TFA
Setup without external amplifier
External Amplifier
PA
CCR1
A3
A1
LA
CCR0
Test
Generator
A2
TFA
2 - Utilisation en mode amplicateur externe (gure du haut), et amplicateur
lineaire de la carte (gure du bas). Noter la position du relais CCR0.
Fig.
12
CHAPITRE II. CAHIER DES CHARGES
1.1 Connectique
{ Connectique double rangee 3M de haute densitee composee de 8 c^ables coaxiaux
pour les signaux d'entree. Cette connectique va devenir un standard a tres court
terme dans l'environnement de la physique nucleaire.
{ Connecteur lemo pour les signaux sumbus et ou.
{ Connecteurs double rangee 34 points pour les sorties C.F.D.
1. SPE CIFICITE S DE LA CARTE
13
1.2 Caracteristiques des composants
1.2.1 Amplicateur lineaire (L.A.)
{ Signal d'entree : 0, 250 mV. Les constantes de temps et de gain devront correspondre
au signal delivre par les preamplicateurs (integration : 1 s).
{ Impedance d'entree : 1k
{ Pulse positif en entree.
{ Sortie unipolaire.
L'amplicateur lineaire sera situe sur une carte lle concue par le SEI, an de permettre
d'inserer un amplicateur lineaire adapte a d'autres detecteurs (electrons de conversion,
Si, ...).
1.2.2 Detecteur de cr^ete (P.D.S)
L'amplicateur lineaire sera suivi par un detecteur de cr^ete (P.D.S). Les fonctions
classiques de porte et de remise a zero seront pilotees par des signaux de commande
compatibles TTL. Par ailleurs, il est prevu au niveau de la carte V.X.I. d'injecter
directement le signal d'entree dans le detecteur de cr^ete sans utiliser l'amplicateur lineaire
interne gr^ace a une commutation amplicateur interne / externe. Dans ces conditions, il
faut une fonction supplementaire toujours commandee par un signal TTL pour choisir la
phase du signal d'entree car celle du signal de sortie est constamment positive. L'ensemble
sera dispose sur une carte lle concue par le S.E.I.
1.2.3 A.D.C. voie energie
Une bonne resolution en energie n'est pas necessaire pour SAPhIR. Un codage sur
1K avec un defaut de linearite ' 5% serait susant. Temps de conversion : ' 5 s. Une
echelle glissante ne semble pas necessaire.
Cependant, an que la carte soit compatible avec d'autres detecteurs : (Si, electrons de
conversion, etc...), des codeurs 8K (13 bits) dont la non linearite dierentielle sera corrigee
par echelle glissante seront utilises.
14
CHAPITRE II. CAHIER DES CHARGES
La sortie de l'A.D.C. sera serie. La conversion parallele sera assuree par un circuit
specialise dispose sur la carte V.X.I : le SIROP (Serial Input Read Out Parallel ). Le
module double A.D.C. concu par l'I.S.N. Grenoble sera utilise.
1.2.4 Amplicateur rapide (T.F.A.)
Caracteristiques similaires a celle des cartes Ge Phase I [2].
{ integration 220 ns.
{ dierenciation 30 ns.
L'amplicateur rapide sera situe sur une carte lle concue par le S.E.I.
1.2.5 Discriminateur a fraction constante.(C.F.D.)
Caracteristiques similaires a celles des cartes Ge Phase I [2].
{ Seuil ajustable
{ Retard ajustable.
{ Largeur de signal ajustable.
La sortie C.F.D. retardee sera disponible a l'avant de la carte, et une LED consignera le
detecteur touche.
La commutation enable/disable de la voie sera assuree au niveau du C.F.D. En mode
disable, le local trigger et donc le codage ne seront pas eectues, mais les composants
analogiques seront toujours actifs.
Le C.F.D. concu a l'I.P.N. Orsay sera utilise [6].
1.2.6 Convertisseur temps-amplitude (T.A.C.)
{ plage 0-2 s.
{ linearite inferieure a 5 %.
{ F.W.H.M. ' 0.6 ns.
1. SPE CIFICITE S DE LA CARTE
15
Le T.A.C. concu a l'I.S.N. Grenoble et distribue actuellement par C.A.E.N. sera utilise
[7]. L'ensemble sera monte sur une carte lle developpee par le S.E.I.
1.2.7 A.D.C. voie temps.
{ codage sur 8K.
{ Temps de conversion inferieur a 5 s.
{ Defaut de linearite inferieur a 1%.
Les performances de ce convertisseur sont identiques a celui utilise par la voie energie.
1.2.8 Local Trigger (L.T.)
Un module Local Trigger construit au C.S.N.S.M. Orsay sera utilise [8]. Ce module
permet de gerer les empiles (post-pileup, pre-pileup). A ces dierents types d'evenements
devra correspondre un qualicateur dierent.
1.2.9 Generateur de test
Cette fonction generera un signal electrique ayant des caracteristiques voisines de
celles issues du preamplicateur. Ce signal bipolaire sera actif et commutable par logiciel
independemment sur chaque voie. L'amplitude sera commandee par un D.A.C. 16 bits
dans le but de tracer directement des courbes de linearite avec la plus grande precision
possible. Le generateur sera situe sur une carte lle concue par le S.E.I.
1.3 Interface avec le G.I.R. (SIROP)
L'interface avec le G.I.R. sera assuree par un module permettant de desserialiser les
informations en provenance des A.D.C. Ce module assignera adresse et qualicateur aux
donnees. Ce module sera concu par le C.S.N.S.M. Orsay, et permettra de gerer 8 voies,
ainsi que l'echelle glissante.
16
CHAPITRE II. CAHIER DES CHARGES
1.4 Logique de declenchement du detecteur.
Le signal de declenchement sera fourni au Master Trigger sous deux formes :
{ OU logique sur toutes les voies de la carte. Le signal resultant des 16 voies d'une
carte sera compatible NIM.
{ signal somme (sumbus) sur toutes les voies de la carte. La normalisation correspond
a 1mA dans 50 par voie touchee.
Les lignes V.X.I. en fond de panier ne seront pas toutes utilisees. Les signaux seront
disponibles en face avant de carte.
1.5 Denition des lignes d'inspection [9]
1.5.1 lignes analogiques par voie
{ A1 Input
{ A2 T.F.A. Output.
{ A3 L.A. Output.
{ A4 P.D.S. Output.
{ A5 T.A.C Output.
1.5.2 lignes logiques par voie
Le tableau suivant donne la liste des lignes d'inspection logiques par voie. La colonne
translation indique que le signal doit ^etre translate entre les deux composants.
1. SPE CIFICITE S DE LA CARTE
Identication
L1
L2
L3
L4
L5
L6
L7
L8
Nom
C.F.D. Direct
C.F.D Delay
T.A.C. Start
T.A.C. + P.D.S. Reset
Encode command
P.D.S. gate
FT Sample
Val Sample
1.5.3 Mesure de tensions
1.5.3.1 Lignes par voie en lecture
{ S1 C.F.D. Output Delay.
{ S2 C.F.D. Threshold.
{ S3 C.F.D. Ouput delay + width.
{ S4 Val Sample Delay.
{ S5 F.T. Sample Delay.
{ S6 P.D.S. Gate width.
1.5.3.2 Lignes communes
{ T1 tension +5 V.
{ T2 tension -5.2 V.
{ T3 tension +12 V.
{ T4 tension -12 V.
{ T5 tension +24 V.
17
Translation
E.C.L. ! T.T.L.
E.C.L. ! T.T.L.
T.T.L. ! E.C.L.
T.T.L. ! E.C.L.
T.T.L.
T.T.L.
T.T.L.
T.T.L.
Remarque
Conversion E.C.L.
sur carte lle
Interne Local Trigger
Interne Local Trigger
18
CHAPITRE II. CAHIER DES CHARGES
{ T6 tension -24 V.
{ T7 tension -2 V.
{ T8 tension +20 V.
{ Tensions reference ....
1.5.4 Lignes d'inspection disponibles sur le GIR.
Description dans A.P. description and memory map for G.I.R.
1.6 Parametres ajustables / Registres.
1.6.1 Parametres ajustables par voie en ecriture.
{ S1 C.F.D. Output Delay.
{ S2 C.F.D. Threshold.
{ S3 C.F.D. Ouput delay + width.
{ S4 Val Sample Delay.
{ S5 F.T. Sample Delay.
{ S6 P.D.S. Gate width.
1.6.2 Registres par voie en ecriture - lecture.
{ CCR0 External/Internal* amplier.
{ CCR1 Enable/Disable* test generator.
{ CCR2 Disable/Enable* channel (C.F.D.).
{ CCR3 Invert P.D.S.
1.6.3 Parametres ajustables communs en ecriture.
{ SC1 Test generator threshold.
1. SPE CIFICITE S DE LA CARTE
1.6.4 Registres communs en ecriture - lecture.
{ Test generator Amplitude Adjustment.
1.6.5 Registres disponibles sur le G.I.R.
{ Mark*/reject
{ autre registres denis dans A.P. description and memory map for G.I.R..
19
20
CHAPITRE II. CAHIER DES CHARGES
2 Resume des caracteristiques.
{ 16 voies par carte V.X.I.
{ Interface V.X.I. assuree par le G.I.R.
{ Logique de synchronisation en liaison avec le Master trigger assuree pour chaque
voie par le local trigger.
{ Logique de declenchement propre a SAPhIR (eventuellement en liaison externe avec
le Master trigger) generee par chaque carte : OU logique et somme analogique.
{ test individuel des voies par generateur commun programmable.
{ possibilite desactiver independamment chaque voie (au niveau du C.F.D.).
{ Linear Amplier : entree pulse positif 0, 250mV; impedance d'entree 1k
.
{ Timing Filter Amplier. Integration 220 ns, dierenciation 30 ns.
{ Constant Fraction Discriminator : seuil ajustable, signal (retarde) accessible en face
avant de carte.
{ Time Amplitude Converter : plage 0 - 2s, resolution < 0.6 ns.
{ Analog Digital Converter (temps et energie) : codage 8K (13 bits), temps de
conversion <5 s et echelle glissante.
^
3. PRE CISION DES COUTS.
21
3 Precision des co^uts.
Le tableau suivant donne une estimation des prix des composants a la date du
25/06/1997.
Le total conduit a un total compris entre 100 et 110 KF par carte. Le prix du prototype
est estime a 120 KF.
Designation
G.I.R.
L.A.
P.D.S.
T.F.A.
C.F.D.
T.A.C.
A.D.C.
Local Trigger
SIROP
Carte mere V.X.I.
C^ablage cartes XVI
Multiplexeur + DAC
EPM 7064
relais
generateur
programmable
connectique/support
Shield
carte test proto
Composants divers
TOTAL
Nombre
1 par carte
16 par carte
16 par carte
16 par carte
16 par carte
16 par carte
32 par carte
1 par voie
2 par carte
Fournisseur / Concepteur
C.S.N.S.M. Orsay
S.E.I.
S.E.I.
S.E.I.
I.P.N. Orsay
I.S.N. Grenoble / C.A.E.N. / S.E.I.
I.S.N. Grenoble
C.S.N.S.M. Orsay
C.S.N.S.M. Orsay
S.E.I.
Divers
13 par carte
4 par carte
33 par carte
1 par carte S.E.I.
1 par carte
S.E.I.
prix
' 15 KF / carte
' 400 F / unite
' 400 F / unite
' 400 F / unite
' 880 F / unite
' 550 F / unite
' 550 F / 2 unites.
' 700 F / unite
' 3 KF / unite
' 4 KF (production)
' 15KF
4000 / carte
1KF / carte
1KF / carte
1.5KF / unite
15KF/carte
2KF
6KF
10KF
' 600KF
22
CHAPITRE II. CAHIER DES CHARGES
4 Banc de test.
4.1 Introduction
Les tests se derouleront en deux phases. La premiere phase consistera a tester les
dierents composant electroniques de la carte. La seconde phase, assuree essentiellement
par les physiciens consistera a valider la carte en source dans un environnement proche
de celui d'Euroball.
4.1.1 Materiel et systeme d'exploitation
Le materiel et le systeme d'exploitation utilises seront identiques pour les deux phases
de tests (tests electroniques puis physiques). Le systeme en temps reel VxWorks sera
utilise pour le VXI. Une station Sun Ultra Sparc fonctionnant sous Solaris sera utilisee.
Le declenchement sera assure par un module N.I.M. simulant les fonctionnalites de la
carte Master Trigger Euroball (generation des signaux Fast Trigger, Validation Pulse et
du numero d'evenement). Les plans de ce module seront fournis par P.J. Coleman-Smith
[14] du laboratoire de Daresbury. La fabrication de ce module sera assuree par le S.E.I.
4.1.2 Tests electroniques.
La gure 3 montre le synoptique general du banc de test avec le type de materiel utilise.
Pour les tests electroniques, une attention toute particuliere sera portee sur l'ergonomie
an de permettre aux utilisateurs une mise en route immediate (pas de notice a lire).
L'interface leur permettant d'acceder au systeme sera realisee sous MOTIF, celle ci
communiquera avec VxWorks gr^ace aux R.P.C. Sun (Remote Procedure Call) sur un
modele client-serveur.
Les tests eectues consisteront a mesurer :
{ la linearite de la cha^ne "energie" (L.A., P.D.S. et A.D.C.)
{ la linearite de la cha^ne "temps" (T.F.A., T.A.C. et A.D.C.)
{ la resolution en energie.
4. BANC DE TEST.
23
{ la resolution en temps.
D'autre part, une procedure d'auto-test par un balayage systematique de toutes les voies
sera implante, an de verier les bon fonctionnement de l'ensemble de la carte.
Le generateur programmable implante sur la carte VXI sera utilise.
CHAPITRE II. CAHIER DES CHARGES
signal Trigger
F.T. Pulse,Inhibit,
Val Pulse, No evt.
Carte #n
NIM Trigger
V.X.I.
24
Carte #2
Carte #1
Ressource Manager
SUN
Ethernet
Fig.
3 - Banc de test : tests de fonctionnalites.
4. BANC DE TEST.
25
4.1.3 Tests physiques
La gure 4 montre le synoptique general du banc de test avec le type de materiel utilise
lors de cette phase.
Les tests physiques seront realises avec le logiciel MIDAS [13] ainsi que d'un acquisition
(par exemple acquisition Garel+, Strasbourg).
Ces tests valideront le systeme d'acquisition complet, c'est a dire avec le STR8080 et
une acquisition VME.
Les tests "physiques" seront eectues a l'aide de source de fragments de ssion. La
cha^ne electronique sera testee dans sa totalite (preamplicateurs, cartes VXI, acquisition
VME).
Les donnees seront transmises par le VRE vers l'interface D2VB via le bus DT32. Les
blocs de donnes du D2VB seront ensuite transmis a la station SUN par liaison Ethernet. La
station SUN sera chargee de stocker les donnees dur disque et/ou sur support magnetique.
Le format hardware sera utilise [16]. Des spectres monodim/bidim seront alors crees (les
spectres monodimentionnels pourront ^etre crees directement dans l'interface G.I.R. de
chaque carte ).
La conguration ainsi utilisee constituera un petit systeme d'acquisition.
SUN
STR 8080 VRE
D2VB
Ressource Manager
CPU 167
Fig.
Carte #1
DT32
Carte #2
Ethernet
signal Trigger
NIM Trigger
Carte #n
F.T. Pulse, Inhibit,
Val Pulse, No evt.
V.M.E
V.X.I.
26
CHAPITRE II. CAHIER DES CHARGES
4 - Banc de test : systeme d'acquisition.
27
Annexe A
Documents techniques
{ Denition et implantation de la carte VXI SAPhIR. Version 1.0.
B. Cahan, A. Le Coguie, Ph. Legou et B. Delaitre.
{ Local Trigger Version 1.0.
N. Karkour et D. Linget.
{ Saphir Project. A.P. description and memory map for G.I.R. 1.0.
N. Karkour, D. Linget In collaboration with B. Cahan, A. Le Coguie, Ph. Legou,
G. Durand, G. Carles.
{ Caracteristiques techniques des cartes lles SAPhIR (L.A., T.F.A., P.D.S., T.A.C.,
Generateur programmable).
B. Cahan ,A. Le Coguie, Ph. Legou B. Delaitre et X. Coppolani.
{ GIR SAPhIR Version 4.0.
N. Karkour et D. Linget.
{ SIROP.
N. Karkour et D. Linget.
{ Utilisation du banc de test.
G. Durand.
28
ANNEXE A. DOCUMENTS TECHNIQUES
{ Procedure de tests electriques.
A. Le Coguie.
RE FE RENCES
29
References
[1] The SAPhIR detector. Ch. Theisen et al. DAPNIA/SPhN-97-20.
[2] I. Lazarus and A.Richard. Ge Card Specication. EDOC 071 (les EDOC sont
disponibles sur web : http://nnsa.dl.ac.uk/Eurogam/documents ).
[3] Ch. Theisen. VXI electronics for SAPhIR. Talk given at the Extended Euroball Light
Charged Particle Ancillary Detectors Workshop, Bordeaux, 13-15 May 1996.
[4] I. Lazarus. An introduction to the Euroball electronics. EDOC 307.
[5] N. Karkour and D. Linget. G.I.R. : General Interface Readout. C.S.N.S.M. Orsay.
[6] A. Richard et al. 6 Complete Ge Spectroscopy Channels in a VXI D Sized Module.
IEEE Nuclear Science Symposium -1991.
[7] J. Pouxe. A Time to Amplitude Converter Asic. I.S.N. Grenoble. IEEE Nuclear
Science Symposium -1991.
[8] N. Karkour et al. Local Trigger. C.S.N.S.M. Orsay.
[9] N. Karkour, D. Linget In collaboration with B. Cahan, A. Le Coguie, Ph. Legou, G.
Durand, G. Carles. Saphir Project. A.P. description and memory map for G.I.R. 1.0
[10] Struck. STR 8080 VXI/VME Readout engine. February 1995.
[11] P.J. Coleman-Smith and Ch.Ender. A modular approach to a V.X.I. Ressource
Manager. EDOC 057.
[12] Ressource Manager, Struck.
30
RE FE RENCES
[13] V. Pucknell. MIDAS Multiple Instance Data Acquisition System Talk given at the
Extended Euroball Light Charged Particle Ancillary Detectors Workshop, Bordeaux,
13-15 May 1996.
[14] P.J. Coleman-Smith. Communication privee.
[15] J. Alexander. Eurogam Histogrammer Design Specication. EDOC 059.
[16] Eurogam Hardware Event Format Usage EDOC 064.