Évaluation des convertisseurs analogique numériques pour le
Transcription
Évaluation des convertisseurs analogique numériques pour le
Évaluation des convertisseurs analogique numériques pour le secteur automobile L. CRON1,2 , P. MARIS FERREIRA1 , P. LAUGIER2 , F. VINCI DOS SANTOS3 , P. BENABES1 1 GeePs, UMR CNRS 8507 Département de Systèmes Électroniques – CentraleSupélec Campus Gif 2 Melexis NV, Digital Competence Center – Courbevoie France 3 Équipe Systèmes Analogiques Avancés – CentraleSupélec E-mail: [email protected] et article présente une revue des différentes architectures des convertisseurs analogique/numérique dans le secteur automobile. Ce secteur mettant l’électronique à rude épreuve en ayant de fortes variations de température et de la tension d’alimentation, il est par conséquent nécessaire pour les convertisseurs d’avoir une bonne linéarité sur l’ensemble de la plage de températures. Du plus, le coût du composant devant être le plus bas possible, la surface de silicium utilisée doit être minimisée. Ainsi, l’objectif est de comparer les différentes technologies utilisées pour la conception de circuit en haute température et de comparer les principales architectures de convertisseurs analogique/numérique du secteur automobile. Et ceci a pour but de mettre en valeur les architectures permettant de réduire la surface du die pour un convertisseur de 12 bits effectifs. C 1 Introduction Alors que le secteur automobile se concentre autour du service auprès de l’utilisateur, l’électronique embarquée se trouve de plus en plus proche des actionneurs afin d’accroître la modularité et l’efficacité de ceux-ci. Que cela soit pour des radars de recul, l’asservissement des actionneurs ou pour des capteurs, l’utilisation des convertisseurs analogique/numérique (CAN) est généralisée. De plus, pouvant être utilisés à coté d’un capteur de température, de pression des pneumatiques, ou pour des systèmes de sécurité actifs, les performances de ces derniers ne doivent pas faiblir. Les performances nécessaires dans un futur proche imposent d’avoir un convertisseur d’au minimum 12 bits effectifs et 20 Méga-échantillons par seconde avec un DNL et INL compris entre ± 0,5 LSB. Son utilisation dans les boucles d’asservissement impose que les composants soient suffisamment précis, stables et robustes. D’après l’étude de grands constructeurs automobiles tels que Daimler Chrysler, General Motors, et Delphi Delco, il est courant que la température soit supérieure à 125◦ C (allant jusqu’à 200◦ C) [1] ; ce qui contraint fortement la conception des systèmes électroniques. En effet, les courants de fuites des transistors augmentent et le bruit en température varie fortement. De surcroît, la précision ne devient plus seulement limitée par la fréquence de commutation mais aussi par la fréquence d’échantillonnage. L’accroissement du bruit est un facteur limitant pour la résolution. De plus, l’augmentation de la température augmente les non-linéarités des transistors ce qui augmente donc la non-linéarité globale du convertisseur. Ce dernier point n’étant pas souhaitable pour le feedback d’une loi de commande nécessitant une réponse linéaire de la sortie à contrôler fournie par le capteur, ces non-linéarités doivent à minima se compenser. À cela s’ajoute que d’un point de vue économique, la production en masse fait chuter le prix des composants d’une manière drastique. Et par conséquent la réalisation d’un convertisseur doit coûter le moins possible en assurant les performances requises. Ainsi, le choix de la technologie et du type de convertisseur est primordial pour diminuer la surface de silicium occupée, ce qui diminue le coût, et pour diminuer les courants de fuites afin d’améliorer la stabilité en température. http://jnrdm2016.sciencesconf.org/ • JNRDM TOULOUSE 2016 2 Les technologies 2.2 Carbure de Silicium - SiC 2.1 Silicium sur Isolant - SOI Alors que la précédente technologie conserve le silicium et ne vient ajouter qu’une couche supplémentaire, ici, le matériau utilisé change au profit d’un semi-conducteur avec une bande interdite plus large. En effet, le phénomène de courant de fuite en haute température vient essentiellement du fait que les niveaux de Fermi se rapprochent. La bande interdite diminuant, il est plus facile pour les électrons de passer de la bande de valence à la bande de conduction. De ce fait, une bande interdite plus large permet donc de garder l’effet semi-conducteur sur une plage de températures plus importantes. Bénéficiant d’une conductivité thermique plus importante, un circuit en SiC est moins à même de souffrir de phénomène lié à l’auto-échauffement 2 . Concernant son utilisation radiofréquence, l’augmentation de la densité de puissance offerte par le carbure de silicium permet de diminuer la taille des transistors et donc de diminuer les capacités parasites. Ceci offre donc la possibilité de diminuer la surface et d’augmenter la vitesse du circuit. Par l’ajout de carbone au sein du silicium, la conductivité thermique s’en trouve améliorée, procurant ainsi la possibilité de diminuer la taille des dissipateurs thermiques sur les circuits électroniques. Néanmoins, la production de wafer SiC n’est pas chose aisée. Bien que Cree, Dow Corning, SiCrystal et d’autres fabricants ont fait d’énormes travaux pour accroître la taille possible du wafer, le carbure de silicium ne possède pas de phase liquide. L’accroissement de couche en couche du cristal se fait par vaporisation à près de 2500◦ C. Ce processus étant difficile à contrôler, de petites tornades sont dues à la dislocation du cristal très tôt dans la formation du wafer, Figure 2. Par conséquent, le prix du circuit s’en trouve augmenté. Apparue dans les années 80 pour des applications militaires rad-hard 1 [2, 3] et pour des applications VLSI [4], cette technologie est actuellement utilisée à des fins de concurrencer le silicium traditionnel sur les applications RF, analogique, ou basse consommation. Le principe sous-jacent est d’isoler le caisson du substrat par l’ajout d’une couche d’oxyde de silicium. Cette couche supplémentaire diminue donc les courants de fuites importants en haute température[5], d’habitude présents avec une technologie silicium classique. De même, la tension de breakdown est plus élevée lors de l’utilisation d’une technologie SOI avec Deep Trench Isolation (DTI) comparée à une technologie silicium classique. L’isolation par DTI permet en plus d’éviter le phénomène d’avalanche latérale en "coupant" le champ électrique accélérant les électrons[6]. De ce fait, la fiabilité en haute température est accrue et les propriétés du matériau utilisé restent les mêmes que ceux du silicium. La figure 1 met en valeur les modifications que cela engendre sur la structure d’un transistor. Figure 1 – schématique d’une vue en coupe d’un transistor SOI avec DTI comparé à un procédé classique Concernant, les caractéristiques DC d’un transistor SOI le courant maximal en saturation est plus important. Mais cette technologie présente l’avantage en RF d’avoir le même gain S11 que celui d’un procédé silicium classique équivalent, et un gain S21 plus important avec la température. Ainsi, un layout fait pour une technologie silicium s’adapte plus facilement à cette technologie pouvant fonctionner jusqu’à 250◦ C [7]. Enfin, le coût lié à la production de circuit SOI par rapport à un circuit silicium, se trouve limité car il suffit juste d’ajouter une couche entre le caisson et le substrat. Bien évidemment, l’isolant pouvant être du saphir, de l’air ou du dioxyde de silicium, le prix au millimètre carré sera différent. 1. résistant aux particules ionisantes 2.3 Silicium Germanium - SiGe Bien qu’à priori cette technologie soit préférentiellement réservée pour la conception analogique, RF, et autres applications à ondes sub-millimétriques, des investigations ont été menées afin d’entrevoir une possible utilisation en température. D’un point de vue DC, les performances bien que dégradées sont similaires à une technologie silicium équivalente à une température de 300◦ C[8, 9]. Il se trouve que le bruit en 1/f diminue avec la 2. L’auto-échauffement dans un dispositif est l’élévation de température due à une dissipation locale de puissance qui entraîne la réduction de la mobilité http://jnrdm2016.sciencesconf.org/ • JNRDM TOULOUSE 2016 3 Les principales architectures 3.1 Successive Approximation Register Figure 2 – micropipes devant être éliminés afin d’accroître le rendement de fabrication et de faire baisser le coût des circuits électroniques SiC issue de CREE température. De plus, en prenant soin de créer un canal en SiGe enterré dans du silicium, les capacités de grille diminuent et la mobilité des électrons du canal est accrue. Il est donc possible de l’utiliser en RF[10]. Malheureusement, supportant mal les conditions de stress qui dégradent le matériau, en haute température la fiabilité n’est pas assurée. Ce type de convertisseur basé sur l’algorithme de dichotomie, compare la tension d’entrée avec la tension générée par un DAC, le plus souvent capacitif. En supposant que le switch chargeant une des capacités des DAC est équivalent à un système RC d’ordre 1, la variance du bruit équivaut à kB T /C, où C est la capacitance de la capacité chargée. Ainsi, cette équation permet de calculer la capacité minimale pour réaliser le DAC sachant que l’erreur commise par le bruit doit être inférieure à la résolution du convertisseur souhaitée à la plus haute température. Pour une résolution de 12 bits, la capacité minimale que l’on peut nommer C0 est de 100fF. En se basant sur le principe de superposition, l’architecture classique d’un DAC capacitif de N bits donne une capacité totale de : CT OT = N −1 X ! i 2 C0 (1) i=0 2.4 Comparaison des technologies Par conséquent, en se basant sur les valeurs de la table 1 et des remarques concernant le coût de fabrication, il est plus judicieux dans le secteur automobile de s’orienter vers une technologie SOI bien moins chère présentant des résultats équivalents au silicium pour une température plus élevée. Table 1 – propriétés électroniques des matériaux présentés. Pour SiGe les valeurs dépendent de la concentration de Germanium[10, 11] Propriété des matériaux Bande Interdite [eV] Champs critique [MV/m] Mobilité [cm2 /V.s] Vitesse des électrons en saturation [km/s] Conductivité thermique [W/cm2 K] Si/SOI 4H-SiC SiGe 1,1 0.2/3 3,2 3,5 ≈0,83 2,7 1350 10 800 22 1850 - 1,5 5 1,1 Ayant maintenant choisi la technologie SOI afin de réaliser un convertisseur analogique numérique, la suite de cet article présente les architectures les plus utilisées au sein du secteur automobile. On comprend donc que pour une résolution de 12 bits, la capacité totale CT OT est de 4096 C0 et pour fonctionner à 175◦ C, CT OT = 409.6pF . Il est donc nécessaire de réduire la taille de la capacitance globale pour réduire la surface. Qui plus est, le temps de chargement du DAC en mode redistribution de charge limite donc la fréquence d’entrée du signal. Les deux grandes méthodes pour réduire la taille du DAC sont split-capacitor et split-junction. Splitcapacitor permet de découper le DAC en deux et de pondérer l’influence d’un des DAC en ajoutant une capacité en série du DAC pondéré. La valeur de la capacité choisie doit être précise pour assurer un ratio précis [12, 13, 14]. Une dernière variante consiste à diviser la taille de certaines capacités d’un facteur p et à les charger à une tension Vref /p au lieu de Vref . Ainsi, on change le ratio de certaines capacités et la précision est assurée par la précision du mismatch entre capacités et la précision de la génération de la tension [15]. Split-junction, quant à lui Figure 3, génère la tension de comparaison en commutant des sections de capacités en parallèle. Il y a donc plus de switches et de bruit introduit par eux, mais assure un ratio précis avec moins de pertes énergétiques possibles lors de la conversion. Concernant le comparateur générant les bits, deux paramètres doivent être pris en compte : l’offset du comparateur et un effet de retour de la tension due au couplage entre la sortie et les tensions d’entrées. http://jnrdm2016.sciencesconf.org/ • JNRDM TOULOUSE 2016 Figure 3 – principe d’un junction-splitting DAC pour un convertisseur SAR [16] pour le signal d’entrée faible – mais ceci diminue d’autant le bruit et l’erreur commise par le comparateur donnant les bits–. Il est donc intéressant de pouvoir appliquer les techniques de modulateurs à faible OSR (oversampling ratio), dans le secteur automobile et d’utiliser le résidu du convertisseur comme signal d’entrée d’un second convertisseur. Étant donné que la puissance du bruit est diminuée par le premier étage, les éléments capacitifs du second étage peuvent être diminués. Cela permet donc de réduire la surface occupée. En cascadant alors des étages de convertisseurs Σ∆ d’ordre 1 avec un faible OSR, les MASH sont donc une option viable. On s’approche donc des convertisseurs pipelines dont au moins un des étages est un modulateur Σ∆. On peut aussi noter que, au cours des 5 dernières années, très peu de convertisseurs pipelines ont été publiés pour la haute température. Ce couplage fait donc fait chuter la tension d’entrée et déchargent les capacités du DAC. L’avantage du SAR tient au fait que la précision du convertisseur vient essentiellement de la précision du layout du DAC et de la réalisation du comparateur. N’ayant que ces deux composants, le second avantage est une consommation diminuée puisque les seuls éléments actifs sont la logique numérique et le comparateur. Pour limiter les erreurs, de la re- 3.3 Comparaison des architectures dondance peut être introduite pour limiter l’impact d’un mauvais bit de sortie du comparateur. Cette limitation de l’impact vient du fait que le poids de Table 2 – Comparaison des convertisseurs SAR et Σ∆ pour la haute température chaque bit est ajusté afin que les bits qui suivent Paramètres [12] [13] [14] [15] [19] l’erreur soient prépondérants [17]. Ce type de convertisseur est donc intéressant pour Résolution [bits] 11 11 12 10 diminuer la consommation, et la variabilité due à la OSR 12 12 12 10 625 faible présence d’éléments actifs. ENOB [bits] 9,7 > 9 12,4 Surface [mm2 ] 2,04 10,2 0,19 0,1 3.2 Convertisseurs Σ∆ Processus [nm] 500 800 28 65 160 Fclock [MHz] 5 0,3 5520 500 75 Parmi les différentes topologies de convertisseur 1 2 INL [LSB] analogique numérique, seuls les convertisseurs basés DNL [LSB] 1,2 1 sur la modulation Σ∆ permettent d’atteindre une grande précision malgré la température. En se basant sur le principe de sur-échantillonnage et de mise en forme du bruit, ils sont parfaitement adaptés pour 4 Conclusion ce genre de situation où le bruit augmente fortement avec la température. Ils permettent donc de réduire Après avoir comparé les différentes technologies les exigences des composants utilisés et de diminuer de fabrication de circuits en haute température, la le bruit intrinsèque. solution la plus viable pour le secteur automobile Le principe de base est de faire l’intégration de la serait une technologie Silicium sur Isolant (SOI). Et différence entre les bits de sortie et la tension d’en- en passant en revue les principales architectures de trée afin que la somme des bits de sortie pondérée convertisseur pour les milieux haute température, équivaille à la tension d’entrée. Ayant un seul inté- le développement d’architecture pipelines nécessite grateur, l’ordre du modulateur est 1. Avec des ordres d’être développé, et ce, en bénéficiant des atouts des supérieurs de modulateur, la stabilité doit être étu- convertisseurs Σ∆ et des SAR pour atteindre les diée. Bien que cela existe [18], il est plus courant de futurs objectifs du milieu des convertisseurs analovoir des modulateurs d’ordre 1 en raison du critère giques numérique automobile. précédent. Du fait qu’une résolution importante s’obtient en La tendance est donc de réaliser un convertisseur ayant un nombre de coups d’horloge important, le analogique numérique de 12 bits d’ENOB sur l’enprincipal défaut est d’avoir une fréquence maximale semble de la plage de températures avec une bande http://jnrdm2016.sciencesconf.org/ • JNRDM TOULOUSE 2016 passante de 20MHz. On s’oriente donc vers une archi- [10] C. Weitzel and K. Moore, “Performance compatecture low-osr pour les Σ∆ et SAR pour une faible rison of wide bandgap semiconductor rf power consommation pour une surface inférieure à 1mm2 . devices,” 1998. 5 Bibliographie [1] J. L. E. R. Wayne Johnson, “The changing automotive environment : High-temperature electronics,” IEEE TRANSACTIONS ON ELECTRONICS PACKAGING MANUFACTURING, vol. 27, no. 3, pp. 164–176, 2004. [2] J. Kim and N. Bluzer, “Gamma-ray irradiation effects on vlsi geometry mosfets fabricated on laser recrystallized soi wafers,” Nuclear Science, IEEE Transactions on, vol. 29, no. 6, pp. 1690– 1695, Dec 1982. [3] G. Davis, H. Hughes, and T. Kamins, “Total dose radiation-bias effects in laser-recrystallized soi mosfet’s,” Nuclear Science, IEEE Transactions on, vol. 29, no. 6, pp. 1685–1689, Dec 1982. [4] H. Lam, “Laser-recrystallized silicon-on-oxide the ideal silicon-on-insulator structure for vlsi ?” in Electron Devices Meeting, 1980 International, Dec 1980, pp. 556–558. [5] J. Chen, F. Assaderaghi, P.-K. Ko, and C. Hu, “The enhancement of gate-induced-drain-leakage (gidl) current in short-channel soi mosfet and its application in measuring lateral bipolar current gain beta,” Electron Device Letters, IEEE, vol. 13, no. 11, pp. 572–574, Nov 1992. [6] H. dae Kim, J.-W. Park, C.-J. Ko, B.-K. Jun, N. Moon, K. Kwon, C. Lee, K. Sung, N.-J. Kim, K.-D. Yoo, and Y.-J. Lee, “Process-induced charge trapping and junction breakdown instability in deep trench isolation for high voltage smart power ic process,” in Electron Devices and Solid State Circuit (EDSSC), 2012 IEEE International Conference on, Dec 2012, pp. 1–4. [7] D. Woo, J. Yun, Y. Jun, E. Ching, and F. Che, “Extremely high temperature and high pressure (x-hthp) endurable soi device amp ; sensor packaging for deep sea, oil and gas applications,” in Electronics Packaging Technology Conference (EPTC), 2014 IEEE 16th, Dec 2014, pp. 16–21. [8] S. Banerjee, “Sige(c) mosfet technology presentation, university of texas at austin.” [9] R. Payne, M. Corsi, D. Smith, T. L. Hsieh, and S. Kaylor, “A 16-bit 100 to 160 MS/s SiGe BiCMOS pipelined ADC with 100 dBFS SFDR,” IEEE Journal of Solid-State Circuits, vol. 45, no. 12, pp. 2613–2622, 2010. [11] NSM, “New semiconductor materials. characteristics and properties, ioffe physicotechnical institute.” [12] L.-P. Wu, M. Yu, and F.-L. Li, “An on-chip smart temperature sensor based on band gap and SAR ADC,” 2012 IEEE 11th International Conference on Solid-State and Integrated Circuit Technology, no. 1, pp. 1–3, 2012. [13] S. Meguellati, N. E. Bouguechal, R. Arnold, and O. Manck, “for a Pressure Correction ASIC,” no. 2. [14] S. Singh, M. Govindarajan, T. S. Venkatesh, W. Evans, A. Kansal, and S. S. Murali, “A 23fJ / conv-step 12b 290MS / s Time Interleaved Pipelined SAR ADC,” pp. 319–322, 2015. [15] J. Wan and H. G. Kerkhoff, “Aging of SAR ADCs and embedded instrument detection,” 2014 IEEE 19th International Mixed-Signal, Sensors, and Systems Test Workshop, pp. 2–6. [16] W. Yu, J. Lin, and G. Temes, “Two-step junctionsplitting sar analog-to-digital converter,” in Circuits and Systems (ISCAS), Proceedings of 2010 IEEE International Symposium, May 2010, pp. 1448–1451. [17] T. Ogawa, H. Kobayashi, M. Hotta, Y. Takahashi, H. San, and N. Takai, “SAR ADC algorithm with redundancy,” IEEE Asia-Pacific Conference on Circuits and Systems, Proceedings, APCCAS, no. 2, pp. 268–271, 2008. [18] M. Ericson, M. Bobrek, A. Bobrek, C. Britton, J. Rochelle, B. BIalock, and R. Schultz, “A high resolution, extended temperature sigma delta ADC in 3.3V 0.5µm SOS-CMOS,” 2004 IEEE, Aerospace Conference Proceedings (IEEE Cat. No.04TH8720), vol. 4, pp. 2608–2617, 2004. [19] F. Sebastiano and R. H. M. V. Veldhoven, “A 0.1-mm 3-Channel Area-Optimized Σ∆ ADC in 0.16-µm CMOS with 20-kHz BW and 86-dB DR,” European Solid State Circuits Conference, pp. 375–378, 2013. http://jnrdm2016.sciencesconf.org/ • JNRDM TOULOUSE 2016