Sujet de Thèse EEATS – Bourse MENRT, RTRA ou CIFRE

Sujet de Thèse EEATS – Bourse MENRT, RTRA ou CIFRE
Etude des mécanismes électrostatiques et de transport
dans les transistors multi-grille avancés
Directeur de Thèse : Sorin Cristoloveanu, DR CNRS (IMEP), [email protected]
La réduction de la longueur des transistors MOS n’est plus l’élément déterminant pour assurer le
progrès de la microélectronique. Cette stratégie conventionnelle atteint ses frontières physiques. Elle
devra s’accompagner d’importantes modifications des matériaux (silicium et isolants) utilisés ainsi que
de l’architecture des dispositifs. Le contrôle des effets de canal court et, par conséquent, la
miniaturisation ultime des transistors MOS implique l’utilisation de films ultra minces de semiconducteur
sur isolant. Les structures SOI amincies (au niveau du film et de l’isolant enterré) sont des excellents
candidats. Ces structures peuvent encore être améliorées par l’adjonction de films de silicium contraints
ou d’autres matériaux à plus forte mobilité comme le germanium. Il est également souhaitable de
commander la conduction électrique par plusieurs grilles. Divers types de transistors à double grille,
triple grille et grille enrobante (fils quantiques) ont été récemment fabriqués. Leur étude fait l’objet d’une
recherche très compétitive dans l’arène internationale. A noter que les travaux menés à l’IMEP ont
aboutit au concept de MOSFET double grille à inversion volumique (DG-MOSFET), au développement
du nouveau transistor à 4 grilles (G4-FET), et à des études innovantes sur les FinFET à 3 grilles
actives.
Ce sujet de thèse est consacré à l’exploration de dispositifs capables d’étendre les frontières de la
microélectronique et d’assurer sa transition vers la nanoélectronique. L’accent sera mis sur l’étude des
transistors à grille unique ou multiple et des fils quantiques fabriqués sur substrats SOI inédits,
comportant des films semiconducteurs ultra minces (5-10 nm) et étroits. Il s’agira d’analyser les
mécanismes spécifiques de fonctionnement, dont les effets de canal court et de transport balistique,
ainsi que les options d’optimisation. Des phénomènes nouveaux conduisant à des dispositifs
révolutionnaires (mémoires, transistors tunnel, etc) seront recherchés.
Les recherches comporteront plusieurs volets :
- Caractérisation fine et analyse des transistors. Il s’agira de mesures systématiques des
caractéristiques électriques des transistors, de l’extraction des paramètres, et de la mise en
évidence des effets de canal court, mince et contraint. L’interprétation des résultats reste le
point fondamental. Le rôle des différentes grilles et de l’inversion volumique sera souligné. De
nouvelles techniques de mesure ou d’extraction pourront également être envisagées, tout
comme des mesures à fort champ magnétique et en basse température.
- Modélisation physique. Les données expérimentales fourniront une riche base pour concevoir
des modèles appropriés. On s’intéressera aux effets présents dans les dispositifs de très faible
volume : transport balistique, mécanismes de confinement quantique, phénomènes de
couplage entre les différentes grilles, unicité des défauts et des dopants, etc.
- Simulations numériques. Le but est surtout de valider les modèles et les concepts développés
à l’aide de simulateurs disponibles.
Les dispositifs de test sont disponibles et de nouveaux seront fabriqués au LETI, à STMicroelectronics
et dans d’autres centres de recherche avancés, en Europe ou ailleurs. Le stagiaire rejoindra une équipe
de recherche connue et bénéficiera de nombreuses coopérations locales (LETI, STMicroelectronics,
SOITEC) et internationales (programmes européens, universités américaines et japonaises), permettant
une forte dynamique et synergie des recherches. Un séjour à l’étranger est envisageable.