Bascules

Transcription

Bascules

QUELQUES CIRCUITS SEQUENTIELS
1 - La Bascule Reset-Set (RS)
R(eset)
S1
Y
∆t
S(et)
10
Reset sans effet
01
À
Set
00
Maintient
10
10
01
Set sans effet
01
Reset
®
01
Matrice des phases et tableau des sorties
RS
état
1
2
3
4
5
Structure des Ordinateurs
Jacques Guizol
Maintient
00
¯

01
°
10
10
11
00
11
l
S2
Graphe
T
ra
n
s
it
o
ir
e
l
y
00 01 11 10
1
2
*
4
1
2
5
*
3
2
*
4
3
*
5
4
*
2
5
4
Les Bascules
s1s2
10
10
01
s 1 = s2
01
00
Page 1
S
Ja
l
Matrice réduite
RS
état
a
b
l
00 01 11 10
1
2
5
4
3
2
5
4
Equation de Y et matrice de l'excitation
RS
y
Y = (y + R).S
0
1
l
s2 = y
0
0
1
1
0
0
1
RS
y
00 01 11 10
0
10 10 00 00
1
01 01 01 01
Représentation standard
R
S
Jacques Guizol
0
Equations de sortie et matrice de sortie
s1 = y + R
l
00 01 11 10
Q
Q
Les Bascules
R
S
Q
Q
Page 2
S
J
l
Comportement
R
Q
Q
S
|0
i n p u t R(eset)
|1000
|2000
|687.5
|750
Grossissement : x 16
input S(et)
output Q
∆t
o u t p u t ¬Q
R
Q
Q
S
|1000
i n p u t ¬R(eset)
|2000
|1937.5
|2000
input ¬S(et)
output Q
o u t p u t ¬Q
Jacques Guizol
Les Bascules
Page 3
S
J
l
Un autre modèle
Y1
e1
e2
Graphe
01
10
Set
11
10
00
À
01
11
01
°
10
Maintient
00
01
Set sans effet
1
2
3
4
5
00 01 11 10
*
5
1
3
2
5
*
3
2
*
1
3
4
5
*
3
4
5
1
*
e1e2
états
a
Matrice réduite :
b
c
Jacques Guizol
10
Reset
¯
10
Matrice des phases et tableau des sorties
RS
état
l
s2
®
00
Maintient
y2
s1
01
Reset sans effet

l
∆2t
Y2
T
ra
n
s
it
o
ir
e
l
y1
∆1t
Les Bascules
s1s2
00
01
01
s 1 = s2
10
10
00 01 11 10
*
5
1
3
4
5
1
3
2
5
1
3
Page 4
S
J
l
Equations et matrice des excitations :
e1e2
y1y2
00 11 10 00 01
Y1 = e1 + y2
01 01 00 00 01
11 00 00 00 00
Y2 = e2 + y1
l
Equations de sortie :
l
Conclusion
+
00 01 11 10
10 10 10 00 00
s1 = y1
et
s2 = y2
Les états stables ne dépendent pas du modèle choisi, mais
uniquement des fonctions logiques et du nombre maximal de
boucles de retour.
e1
e2
s1 = e1 (e2 + s)
s2 = e2 + s
s
Bascule RS dépourvue de retard (y = Y)
e
1
e
2
s
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Jacques Guizol
s
1
0
1
1
1
0
0
0
0
s
2
1
0
0
0
1
0
0
0
Les Bascules
s = s
1
s = s
s ≠ s
1
1
s = s
1
s = s
s ≠ s
1
1
s = s
s ≠ s
1
1
Page 5
2 - La Bascule JK
La bascule RS comporte un état “indésirable” atteint
lorsque
les
entrées
R
et
S
sont
simultanément
sollicitées. Les deux sorties sont alors nulles.
Si
les
entrées
retombent
système va osciller.
|0
i n p u t R(eset)
|250
simultanément
à
0,
le
|500
input S(et)
output Q
o u t p u t ¬Q
Afin d'éviter ce comportement, on préfère la bascule JK
qui n'est autre qu'une RS dont les entrées sont filtrées
afin de n'autoriser un Set que si Q = 0 (Q\ = 1) et un
Reset que si Q = 1.
J
S
Q
Bascule JK
K
Jacques Guizol
R
Les Bascules
Q
Page 6
Jacques Guizol
Ja
Soit, pour dans un soucis d'homogénéité des composants :
J
Q
Bascule JK
Q
K
réalisée en NAND
D'où le montage sur un circuit SN74LS01
Q
K
+Vcc
J
Ce bistable JK permet de réaliser des éléments mémoire à
3 entrées :
Set (Mise à 1), Reset ( Mise à 0), Comp (Complémentation)
Reset
J
Q
K
Q
Comp
Set
Jacques Guizol
Les Bascules
Page 7
S
Ja
Jacques Guizol
J
3 - Les Bascules “D”
3.1 - Le “Latch”
Les
motivations
qui
ont
conduit
à
la
bascule
JK
peuvent se résumer ainsi eu égard à la bascule RS :
«En dehors de l'état de maintien où R = S =0,
R et S doivent être affectés à des états complémentaires»
On
peut
donc
imaginer
une
seule
entrée
dont
le
niveau logique (1 ou 0) aura pour effet d'agir sur l'une
ou l'autre des entrées de la bascule (S ou R)
S
D
Q
Bascule D
Q
R
réalisée en NAND
Validation
(DV)
1
À
Graphe
asynchrone

1
Jacques Guizol
¯
01
00
10
10
11
Les Bascules
00
0
01
1
°
01
11
®
0
10
11
00
±
0
Page 8
S
J
Jacques Guizol
J
|0
|125
input D
|250
|375
i n p u t Valid
output Q
Mode
Mode
mémorisation
Mode
transparent
mémorisation
Diagramme de temps…
…où
l'on
peut
voir
que
lorsque
Valid
=
0,
Q
inchangé quelles que soient les variations de D.
En
considérant
que
Valid
est
un
reste
séquencement
d'horloge, on obtient le graphe synchrone :
1
a
1
Jacques Guizol
0
(D)
0
b
1
0
Les Bascules
Graphe
synchrone
Page 9
S
J