Analyse et modélisation du JFET de puissance en carbure de

Transcription

Table de matières
Chapitre 1 : Modélisation du JFET
Table de matières
1.
PRINCIPE DU JFET ..................................................................................................... 10
1.1
MODELE STATIQUE .................................................................................................. 13
1.1.1 CARACTERISTIQUE DIRECTE .................................................................................. 13
1.1.1.1 Détermination de la zone de charge d’espace ............................................... 13
1.1.1.2 Calcul du courant .......................................................................................... 18
1.1.1.3 Différents régimes de fonctionnement .......................................................... 23
1.1.2 CARACTERISTIQUES DE SORTIE ID = F(VDS, VGS) .................................................. 26
1.1.2.1 Analyse des résultats obtenus........................................................................ 31
1.1.2.1.1 Caractéristique de transfert..................................................................... 31
1.1.3 LIMITATION DE LA THEORIE IDEALE ...................................................................... 32
1.1.4 IMPLANTATION DU MODELE STATIQUE DANS SPICE ............................................. 33
1.1.4.1 Mode normal ................................................................................................. 33
1.1.4.2 Mode inverse ................................................................................................. 33
2.
CONCLUSION............................................................................................................... 37
REFERENCES BIBLIOGRAPHIQUES............................................................................. 38
Analyse et modélisation du JFET de puissance en carbure de silicium en régime statique
Thèse INSA de Lyon – CEGELY
Elena Ivanova DIMITROVA – FREY
9
Fonctionnement du JFET
1. Principe du JFET
Le transistor à effet de champ (JFET) est un dispositif semi-conducteur qui repose sur
un contrôle du courant de drain à l’aide d’un champ électrique généré par une polarisation
entre grille et source [1]. Il est basé sur l’existence d’un canal conducteur dont la conductance
peut être modulée à l’aide d’une tension appliquée à la grille. Ce type de composant
semiconducteur présente l’avantage de ne faire intervenir qu’un seul type de porteurs dans le
processus de conduction du courant et pour cela il est dit transistor « unipolaire » [2] par
opposition au transistor bipolaire. Pour les JFETs canal N que nous allons utiliser, il s’agit des
électrons.
La Figure 1-1 qui se rapporte au canal d’un transistor à effet de champ de type N [3]
précise les notations et le sens de référence pour l’analyse.
Dans la pratique le canal JFET peut prendre plusieurs formes : vertical, horizontal,
symétrique, asymétrique (oxyde), etc.
Nous allons dans un premier temps étudier une structure générique qui pourra
s’appliquer à plusieurs cas de figure par la suite.
Le schéma présenté ici de la structure générique est un schéma de principe.
10
Source (VS)
y=0
a–W
+
P
h Grille (V )
GS
Ψ(y)
W(y)
hε
ND
+
P
W(y)
Grille (VGS)
Drain (VDS)
x
a
a
y
Figure 1-1 : Représentation schématique du canal non pincé dans une structure JFET à
canal N avec le sens d’orientation des axes (La structure présente une symétrie verticale.
L’origine de l’axe des y est située en haut du canal.)
Puisqu’on a une symétrie, on ne modélise qu’une seule partie de la structure sachant
que :
hε est une épaisseur très faible, symbolique dans le modèle, pour éviter le
court-circuit grille-source ;
Ψ(y) est le potentiel électrique dans le semi-conducteur le long du centre du
canal.
Pour une pleine utilisation de l’aire de conduction et pour disposer d’une « base »
large et peu dopée indispensable à la tenue en tension pour les composants que nous voulons
étudier, la structure du composant est verticale. En règle générale, le matériau de base est de
type N pour bénéficier de la plus grande mobilité des électrons [4].
11
Le JFET ici présenté est constitué d’un canal le long duquel peut circuler le courant
[5]. Le canal possède deux contacts ohmiques, l’un qui joue le rôle de cathode (source) et
l’autre – d’anode (drain). La circulation du courant est due à l’application d’une tension
appropriée entre les bornes drain et source du composant. La troisième électrode (la grille)
forme une jonction P-N avec le canal dopé N [5]. Pour contrôler le courant, on va polariser la
jonction grille-source. Une zone de charge d’espace, ZCE, se développera dans la région
faiblement dopée qui sépare les grilles de la couche N en fonction de la tension appliquée [4].
Cette ZCE modulera le passage du courant.
Une polarisation convenable de la grille par rapport à la source permet de contrôler
l’étendue W(y) de la zone de charge d’espace au niveau de la jonction P-N qui modulera la
largeur du canal, 2[a – W(y)], jusqu’à l’annuler (c’est le phénomène de pincement). On peut
donc contrôler la résistance à l’état passant du JFET en jouant sur la largeur du canal c'est-àdire sur l’extension de la zone de charge d’espace dans celui-ci [6]. En appliquant une
polarisation négative sur la grille et une tension de drain positive (pour le JFET canal N) un
courant s’établit du drain vers la source. Le JFET canal P exige des polarités de tension
opposées [3], [6], [7].
Les symboles et la convention de signes pour un transistor JFET canal N et P sont
indiqués à la Figure 1-2.
D
D
ID
VDS
IG
G
VGS
S
Canal N
ID
G
VGS
VDS
IG
S
Canal P
Figure 1-2 : Symboles du transistor JFET et convention de signes
12
Pour le JFET de type N le drain est à un potentiel positif par rapport à la source et la
jonction grille-canal est polarisée en inverse pour réduire le courant. Pour le JFET de type P la
flèche change de sens.
Nous allons maintenant présenter les équations qui régissent le fonctionnement du
JFET.
1.1 Modèle statique
Cette partie souligne les aspects de base du comportement d’un transistor à effet de
champ à jonction afin d’obtenir son modèle statique.
1.1.1 Caractéristique directe
1.1.1.1 Détermination de la zone de charge d’espace
La jonction PN de la grille du transistor JFET permet aux porteurs majoritaires de
chacun des deux côtés de diffuser l’un vers l’autre. A cause de la migration dans la jonction
deux zones différentes sont alors observées :
1) Une zone en régime de désertion, la zone de charge d’espace, désertée de porteurs à
cause du champ électrique [8] (zone hachurée sur la Figure 1-1).
2) Une zone neutre [9] disposée entre les deux zones de charge d’espace dans laquelle
passe le courant.
x
y
W
P
p = NA
région neutre
W
N
EG
P
région neutre
ZCE
ZCE
n = ND
Figure 1-3 : Répartition des porteurs dans le canal du JFET non polarisé (De chaque côté du
canal la jonction PN crée une zone de charge d’espace)
13
La densité des charges mobiles dans la zone de charge d’espace est négligeable devant
la densité des charges fixes (+ du côté n et – du côté p). On admet qu'il n'y a donc pas de
porteurs mobiles dans la zone de charge d’espace (hypothèse de la zone totalement désertée
de porteurs de charge). Ce qui reste est la zone neutre.
La densité d’électrons dans la zone neutre du JFET est constante et est égale à la
densité de donneurs ND [10]. Sous la condition de faible injection [11] :
(1-1)
n = ND
où :
n et p représentent les densités de porteurs libres [12] ;
ND – la densité de donneurs en [cm-3].
Dans un JFET de type N la condition de faible injection s’écrit comme suit :
(1-2)
p << N D
On peut négliger la concentration des trous dans le mécanisme de conduction [13].
Donc à partir de l’équation de dérive-diffusion, la densité de courant [14] peut être calculée de
la manière suivante :
J = J n = qµn nE
(1-3)
où :
J désigne la densité de courant d’électrons ;
E – le champ électrique ;
µn – la mobilité des électrons ;
q – la charge électronique élémentaire.
E
Figure 1-4 : Conduction par champ électrique (dérive)
14
L’équation de Faraday se simplifie et le domaine d’étude se réduit à une dimension
aussi :
E=−
∂Ψ ( x, y )
∂x
(1-4)
où Ψ(x,y) désigne le potentiel électrostatique.
La hauteur de barrière de potentiel UB [15] d’une zone de charge d’espace caractérisée
par un dopage ND pour une jonction P+N- asymétrique vaut :
U B (y) =
q N D W (y)
2ε
2
(1-5)
où :
W(y) est la largeur de la zone de charge d’espace à la position y [16] ;
ε = ε 0 .ε R représente la permittivité diélectrique absolue du SiC avec ε0 = 8.85×10-12 F/m ;
ε R6 H − SiC = 9.72 .
Cette expression repose sur l’intégration de l’équation de Poisson avec les hypothèses
simplificatrices suivantes :
Les deux grilles sont identiques et fortement dopées P+ ;
Les jonctions grilles-canal P+N sont supposées planes et abruptes [17]. Les profils de
dopage du SiC sont encore plus abruptes que ceux du Si. Cette hypothèse est donc
satisfaisante ;
Le dopage de la couche faiblement dopée (le canal) est uniforme, ND est constant et
réalisé par épitaxie. Cette hypothèse est également satisfaisante.
La formule (1-5) peut s’écrire également sous la forme suivante [18], [19] :
W (y) =
2ε U B (y)
q ND
(1-6)
15
Source (VS)
A′′
Ψ(0)=0
P+
Grille (VGS)
Ψ(y)
P+
V
A
UB(y)
A′
Grille (VGS)
y
Drain (VD)
(a)
Anode (VA)
+
P
ZCE
UB(y)
Cathode (VC)
N
(b)
Figure 1-5 : Transistor JFET qui a la même zone de charge d’espace dans la coupe AA′ (a)
que la diode PIN équivalente (b). La différence de potentiel de cette diode est notée [VA – VC ]
La relation entre la différence de potentiel et la hauteur de barrière UB dans la
coupe AA′ de la Figure 1-5a est donnée par la relation classique de la diode PIN équivalente
[20] illustrée sur la Figure 1-5b.
V A − VC = VBI − U B ( y )
(1-7)
où :
VA est la tension appliquée au contact d’anode ;
VC est la tension appliquée au contact de cathode ;
16
VBI est la tension de barrière (potentiel de construction) qui prend en compte le
potentiel dans les zones semi-conductrices de contact ainsi que les chutes de tension dans le
contact [21], [22] (VBI = const).
a)
p
n
b)
VBI
Figure 1-6 : a) Deux matériaux de type « p » et « n » sont mis ensemble pour former une
jonction ; b) Un champ électrique E apparaît suite à la nécessité d’aligner le potentiel à
travers la jonction
La différence entre la zone de charge d’espace de la coupe AA′ et la diode PIN
équivalente est que la diode possède un contact de cathode. Mais le JFET sur la coupe AA′A′′
possède le même contact de source en A′′. Pour le JFET (1-7) devient (1-8) ce qui permet
d’écrire :
VGS = VG − VS = VBI − U B ( y ) + Ψ ( y ) − Ψ (0 )
(1-8)
où :
Ψ est le potentiel local dans le semi-conducteur le long de la ligne A′A′′ sur la
Figure 1-6a.
La tension Ψ(y) le long de l’ordonnée y dans le canal dépend de la tension VDS ainsi
que de la tension appliquée sur la grille.
A cause de la tension drain-source, il existe dans le canal un potentiel tel que :
17
Ψ(0) à la source et Ψ(L) = VD au drain. A l’ordonnée y, on a le potentiel : [Ψ(y) – Ψ(0)]. On
choisit Ψ(0) = 0.
De ce fait l'épaisseur W(y) de la zone de charge d’espace n'est pas constante sur la
longueur de la jonction. Elle dépend de la tension inverse dans cette zone, soit [VGS – Ψ(y)]
[23] qui est la différence de potentiel aux bornes de la diode PIN associée (Figure 1-5).
La somme des potentiels de contact est indépendante du courant et des tensions. Une
expression de la largeur de la zone de charge d’espace pourra être établie en fonction de la
tension [VGS – Ψ(y)] en utilisant le potentiel local du canal (voir le chemin le long du trait
mixte AA′A′′ sur la Figure 1-5a). Ainsi de (1-5) et (1-8) nous obtenons [24] :
W (y) =
2ε
(VBI − VGS + Ψ ( y ))
q ND
(1-9)
1.1.1.2 Calcul du courant
Avec une tension VGS arbitraire, la tension entre le canal et la grille est une fonction de
la position « y ». Par conséquent, la largeur de la zone de charge d’espace et donc la section
transversale du canal varient avec la position. La tension le long du canal est plus élevée près
du drain que près de la source dans ce dispositif à canal N. Alors la zone de charge d’espace
est plus large près du drain [7], comme il est montré sur la Figure 1-7.
18
x
y=0
V=0
h VGS
y
P+
Ψ (y,t)
W(y)a–W(y)
dy
Canal
N
y=h
V = VDS
a
Figure 1-7 : Région du canal d’un JFET qui montre la variation de la largeur de la zone de
charge d’espace le long du canal quand la tension de drain est beaucoup plus grande que la
tension de source
Dans une zone neutre comme canal :
divJ = 0
(1-10)
Mais classiquement l’hypothèse plus forte de densité de courant uniforme à une
position « y » dans le canal est faite :
J (y) =
i
2(a − W )Z
(1-11)
où :
i est le courant [A] ; à cause de (1-10) il ne dépend pas de y ;
a – la demi-largeur du canal vertical ;
Z est la profondeur du canal vertical dans la direction Z ;
2(a – W)Z est la section conductrice.
On rappelle que le JFET est une structure unipolaire dans laquelle seuls les électrons
contribuent au courant ID.
En remplaçant (1-4) et (1-11) dans l’équation (1-3) on obtient :
19
i
dV
= − qµn N D
dy
2(a − W )Z
(1-12)
et i = ID = const comme cela est représenté sur la Figure 1-8 ci-dessous :
Source
Source
b
L
Grille
Grille
2a
h
Drain
Figure 1-8 : Structure utilisée pour illustrer la modélisation ohmique dans la caractéristique
statique du canal du JFET. La simulation a été faite avec le logiciel éléments finis Medici
pour VDS = 20 V et VGS = 0 V. (La largeur du canal est 2a = 2.6 µm, sa longueur est
h=1 µm ; les autres paramètres sont respectivement b = 0.2 µm et L = 2.6 µm.)
Les JFETs posent généralement un problème 2D lié à l’existence d’une composante du
champ électrique parallèle et perpendiculaire au courant [25]. Pour cela le problème 2D peut
se décomposer en deux modèles 1-D couplées :
L’équation de Poisson pour le potentiel électrostatique Ψ(y) et les distributions de
G
charge, ici dans la direction Ox ;
L’équation de transport de charges pour le courant dans le canal, ici dans la
G
direction Oy .
20
Afin de pouvoir faire la résolution de manière analytique [17], on suppose que le
G
champ électrique est dirigé selon Ox (perpendiculaire à la jonction) dans la zone de charge
G
d’espace et qu'il est parallèle à Oy dans la zone neutre du canal (Shockley 1952) [7], [10],
[26].
Ceci implique qu’on approxime la largeur de la zone de charge d’espace en utilisant
l’approche de la largeur de la jonction PN 1-D [27]. Ceci est valable pour la totalité de la
longueur du canal avec comme restriction de rester dans la région ohmique. Cela est résumé
dans l’équation (1-9).
Dans le canal la conduction est assurée par les porteurs majoritaires, les électrons.
Ainsi la densité de courant est donnée par l’équation de dérive-diffusion (1-3) :
J = J n = − q n µn
dΨ
dy
(1-13)
On suppose la mobilité des porteurs dans le canal constante et indépendante du champ
électrique présent. (L’hypothèse n’est pas vraie en réalité mais elle est indispensable afin de
réaliser le calcul.).
Comme n = ND dans le canal d’après (1-1) et que nous considérons la distribution du
courant uniforme dans le canal, l’équation (1-13) devient :
−
ID
dΨ
= −qN D µn
2(a − W ( y ))Z
dy
(1-14)
Compte tenu de l’orientation de l’axe des y, la densité de courant J est négative mais
ID est le courant entrant dans le drain et donc de signe contraire. C’est aussi l’équation (1-12)
que nous avons obtenu plus directement.
Le passage du courant ID dans une petite tranche du canal dy de largeur 2(a – W) [28]
située à l’ordonnée y (Figure 1-7) soumis à une différence de potentiel dψ [23], peut se
réécrire à partir de (1-14) :
21
I D dy = 2 q N D µn Z (a − W ( y ))dV
(1-15)
En remplaçant (1-9) dans (1-15) le courant peut maintenant être décrit comme une
fonction de la tension de grille et de la tension de drain :
⎡
2 ε (VBI − VGS + Ψ ( y )) ⎤
I D dy = 2 q N D µn Z ⎢a −
⎥ dV
q ND
⎢⎣
⎥⎦
(1-16)
En intégrant l’équation de y = 0 à y = h pour le premier membre et de 0 à VDS pour le
second membre on obtient une relation entre le courant et la tension du JFET.
h
VDS
0
0
∫ I D dy =
∫
⎡
⎛
2 ε (VBI − VGS + Ψ ( y )) ⎞⎤
⎟⎥ dV
⎢2 q N D µn Z ⎜⎜ a −
⎟
q
N
D
⎝
⎠⎦⎥
⎣⎢
(1-17)
Et en divisant les deux côtés de l’équation (1-17) par h, on obtient :
ID =
2 q N D µn Z a ⎡
2ε ⎛
2
3
⎜ (VBI − VGS + VDS ) −
⎢V DS −
2
⎝
h
3 q ND a
⎢⎣
(VBI
3 ⎤
− VGS ) ⎞⎟⎥
⎠⎥⎦
(1-18)
L’expression (1-18) fournit une relation explicite de ID en fonction de VDS et VGS. A
partir de cette équation on pourra tracer le réseau de caractéristiques de sortie ID = f(VDS) à
VGS constante [29].
L’analyse de l’équation (1-18) montre que lorsque VDS augmente ID va d’abord croître
pour atteindre un maximum pour VDS satisfaisant la condition de pincement. La tension de
pincement VP est définie par :
VP =
q ND a2
2ε
(1-19)
22
1.1.1.3 Différents régimes de fonctionnement
Dans l’équation (1-18) on pose R0 =
canal sans zone désertée est G0 =
h
. En sachant que la conductance du
2 q µn N D a Z
2 q N D µn a Z
1
. Alors [30], [31]
, G0 =
R0
h
3
3 ⎤
⎡
1 ⎢
2 (V BI − VGS + VDS ) 2 − (VBI − VGS ) 2 ⎥
ID =
VDS −
1
⎥
3
R0 ⎢
⎢⎣
⎥⎦
VP2
(1-20)
avec la condition de pincement qui est atteinte au maximum de ID :
⎡
∂ ID
1 ⎢ ⎛ VBI − VGS + VDS
1− ⎜
=
VP
∂ VDS R0 ⎢ ⎜⎝
⎢⎣
1
⎤
⎞2 ⎥
⎟⎟
⎠ ⎥⎥
⎦
(1-21)
L’équation (1-21) indique que ID atteint un maximum lorsque VBI – VGS + VDS = VP.
La condition de pincement peut être représentée par :
V BI − VGS + VDS ≥ VP
(1-22)
Ce maximum correspond à la limite de validité de cette analyse. Au-delà le courant
dans le canal doit traverser une zone de charge d’espace alors que jusque là il traversait une
zone neutre.
La Figure 1-5 permet d’exprimer simplement le potentiel dans le canal au niveau du
drain par :
V DS = ψ (h )
(1-23)
Donc l’équation (1-9) peut s’écrire pour y = h, soit au niveau du drain :
W (h ) =
2ε
(VBI − VGS + VDS )
q ND
(1-24)
Et donc pour la condition de pincement :
W (h ) =
2ε
VP = a
q ND
(1-25)
23
La condition de pincement exprime donc que les deux zones de charge d’espace se
rejoignent pour y = h, c’est-à-dire à la fin du canal.
En effet à partir de la Figure 1-9 on peut voir que la tension de drain augmente, la
largeur du canal de conduction près du drain diminue jusqu’à ce qu’à la fin le canal soit
complètement déplété dans cette région [7]. C’est la condition de pincement atteinte à la
Figure 1-9b.
N+
ND
VGS
N+
ND
VGS
VGS
VDS
Z1
VGS
y
0
P+
P+
P+
P+
S
S
S
S
VDS
Z2
D
D
a)
b)
S
S
Z1
Z2
N+
ND
VGS
y
VGS
P+
P+
l′
l
VDS
Z3
D
c)
Figure 1-9 : ZCE dans un JFET : (a) Régime ohmique : le canal assure la conduction en zone
sat
, les ZCE des deux
neutre. (b) Condition de pincement : Quand VDS augmente jusqu’à VDS
côtés du canal se rencontrent au point de pincement pour y=l. (c) En régime de saturation le
point de pincement pour y = l′ se déplace vers la source.
24
Pour des tensions VDS encore supérieures, les électrons du canal doivent franchir une
zone de charge d’espace en fin de canal (Figure 1-9c).
Les électrons franchissent la zone de charge d’espace en vitesse limite [32] ce qui
Vitesse moyenne des électrons Vn [cm/s]
explique d’un point de vue physique le phénomène de saturation obtenu (Figure 1-10) [33].
VSAT
7
2,0x10
7
VSAT = 2x10 cm/s
7
1,5x10
7
1,0x10
6
5,0x10
0
4
4
1x10
2x10
4
3x10
4
4x10
4
5x10
Champ électrique [V/cm]
Figure 1-10 : Mobilité des électrons dans le canal vertical simulée par Medici
C’est donc cette zone de charge d’espace de fin de canal qui « encaisse » toute
nouvelle augmentation de la tension VDS.
Le courant de grille étant très faible en régime statique (jonction polarisée en inverse),
le matériau P de grille est équipotentiel. Du côté source, la tension de polarisation de la
jonction est VGS<0 alors que du côté drain elle est [VGS – VDS], avec VDS>0.
Dans la zone ohmique des caractéristiques courant-tension du JFET la résistance à
l’état passant représente la pente du courant de drain à faible VDS. Par définition cette
résistance est appelée la résistance à l’état passant (Figure 1-11) et vaut :
on
=
R DS
1
∂I D
(V DS = 0, VGS = 0)
∂V DS
(1-26)
25
De (1-18) et (1-26), il s’en suit que [34] :
R
on
DS
h
=
2qµn N D Z
⎡
⎤
2ε
VBI ⎥
⎢a −
qN D
⎣
⎦
−1
(1-27)
1.1.2 Caractéristiques de sortie ID = f(VDS, VGS)
La caractéristique de sortie ID en fonction de VDS pour différentes VGS peut être
divisée en trois régions [35], [36] (Figure 1-11) :
(1) La région ohmique, appelée également zone de fonctionnement linéaire [37]
correspond à une évolution quasi linéaire du courant de sortie IDS pour de faibles valeurs de la
tension de drain (à VGS donnée). En effet la section du canal conducteur est presque uniforme
puisqu’elle dépend principalement de la commande VGS. Cette zone est utilisée pour l’état
passant. Dans cette zone le JFET est assimilable à une résistance contrôlée par la tension de
grille. On ne représente que la partie positive de la caractéristique, mais en fait, le canal
conducteur peut laisser passer le courant dans les deux sens. Il se comporte comme un barreau
de SiC conducteur dont on pilote la largeur. Le seul défaut qui limite les valeurs négatives de
VDS est le fait qu’au-delà d’une certaine tension négative de drain, la tension grille-canal
devient positive, la jonction grille-canal étant alors polarisée en direct ; le JFET ne fonctionne
plus correctement et un fort courant de grille circule. Néanmoins, et à condition de rester dans
le domaine des petits signaux (inférieur à VBI), on peut considérer le JFET comme une
résistance dont la valeur est pilotée en tension [5].
Au fur et à mesure que VDS augmente, l’extension de la zone de charge d’espace
devient de plus en plus large dans le canal côté drain, ce qui provoque le resserrement de ce
dernier et en conséquence la saturation du courant ID.
(2) Dans la zone de saturation le courant reste relativement constant avec
l’augmentation de la tension de drain. Dans ces conditions le JFET est utilisé par exemple en
amplification de petits signaux de la même manière que pour le transistor bipolaire.
26
(3) La zone d’avalanche est dangereuse car elle représente le phénomène d’avalanche
et correspond à la valeur maximale de la tension.
Réseau de caractéristiques Id = f(Vds)
0,9
I Dsat
0,8
0,7
Id [A]
0,6
1
on
RDS
Zone ohmique
0,5
0,4
0,3
Vgs = 0V
Vgs=-0.5V
Vgs=-1V
Vgs=-2V
Zone de saturation
I Dsat
0,2
0,1
0
0
2
4
VP 6
8
10
12
14
16
18
20
Tension Vds aux bornes du composant [V]
Figure 1-11 : Réseau de caractéristiques électriques statiques ID =f(VDS ) à VGS donné d’un
JFET canal N pour Z = 1 µm (2a = 2.6 µm ; h = 1 µm ; VBI = 3 V ; ND=5×1015cm-3,
on
= 1.56 Ω ; R0 = 0.14 Ω ; IDSS = 0.725 A ; VT0 = – 2.25 V)
µn = 400 V/cm.s ; VP = 4.81 V ; R DS
avec ses zones de fonctionnement simulé avec le logiciel éléments finis Medici
Comme nous l’avons déjà dit, les équations ne sont alors valides que pour VDS audessous de la tension de pincement VP pour lequel le canal se pince. Au delà le canal est pincé
et les électrons doivent franchir une zone de charge d’espace à la fin du canal côté drain
(Figure 1-9c). Le modèle analytique classique considère que le courant de saturation se
poursuit à la même valeur indépendamment de VDS.
La vitesse à laquelle les électrons circulent dans le canal est déterminée par le champ
électrique localisé dans la région et la mobilité à faible champ [38]. Dans la zone de charge
d’espace, le champ attire les électrons du canal vers le drain. Les électrons franchissent la
zone de charge d’espace à grande vitesse, proche de la vitesse limite VSAT (Figure 1-10).
27
Au-delà de la condition de pincement le canal est pincé et toute augmentation de VDS
conduit à l’augmentation de la zone de charge d’espace de drain (nommée Z3 sur la Figure
1-9c) et le point de pincement « l » se déplace légèrement vers la source (point l′) [7]. Par
simplification nous ne tenons pas compte de ce déplacement de « l » vers « l′ » et nous
considérons le courant en régime de saturation constant.
Source
Source
Grille
Grille
l′
l
Drain
Figure 1-12 : Lignes de courant au pincement avec l et l′
La tension de drain pour laquelle survient le pincement et où le canal est entièrement
déplété près de l’électrode de drain est calculée à partir de l’équation (1-22) :
sat
V DS
=
q ND a2
− (VBI − VGS ) = VP − VBI + VGS
2ε
(1-28)
En régime statique la condition de saturation est réécrite sous la forme suivante :
28
(1-29)
VGS − VDS < VT 0
Puisque la tension de grille devient de plus en plus négative, la saturation de la tension
de drain et le courant correspondant diminuent. On atteint la tension de seuil VT0 (Fig. 1-11)
qui est à priori de valeur négative. Elle peut être calculée à partir des équations (1-28) et
(1-29) :
VT 0 = V BI − VP = V BI −
q ND a2
2ε
(1-30)
quand I Dsat = 0 [39].
A partir des équations (1-18) et (1-28) l’expression du courant de saturation du drain
est calculée :
⎧⎪ q N D a 2
⎡ 2 2ε (VBI − VGS ) ⎤ ⎫⎪
− (VBI − VGS ) ⎢1 −
⎥⎬
⎨
q N D a 2 ⎦⎥ ⎪⎭
⎪⎩ 6 ε
⎣⎢ 3
3
⎡
⎛ VBI − VGS ⎞ ⎤⎥
VBI − VGS
VP ⎢
⎟
⎜
1− 3
=
+2 ⎜
⎟ ⎥
VP
3 R0 ⎢
⎠ ⎦
⎝ VP
⎣
I Dsat =
1
R0
(1-31)
Cette relation exprime la variation du courant de saturation en fonction de la tension
de grille, c’est la caractéristique de transfert. Pour une tension de grille suffisamment négative
le courant de saturation du drain devient nul.
La valeur maximum de I Dsat qui pourra circuler dans le composant (désignée IDSS) est
obtenue pour VGS = 0. Au-delà de condition de pincement le modèle simplifié suppose que le
courant ID donné par l’équation (1-31) vaut I Dsat .
L’équation (1-31) montre que le courant de saturation s’annule si
VBI − VGS
= 1.
VP
En fait au-delà le courant est bloqué soit si :
VGS < VBI – VP = VT0
29
Dans les modèles SPICE l’expression du courant de saturation est très souvent
approximée par la relation suivante :
1,0
IDSAT/IDSS
0,8
0,6
Idssat/Idss
Formule
0,4
0,2
0,0
0,0
0,1
0,2
0,3
0,4
0,5
0,6
0,7
0,8
0,9
1,0
VGS/VP
Figure 1-13 : Caractéristique de transfert normalisée d’une jonction abrupte d’un JFET
(courbe bleue) comparée avec la caractéristique racine carrée (courbe rose)
I
sat
D
⎛ 1 − VGS
= I DSS ⎜⎜
⎝ VTH
⎞
⎟⎟
⎠
2
(1-32)
avec : IDSS = 0.725 A
et VTH = VT0.
Si VGS = VTH alors I Dsat = 0 .
La figure 1-12 montre l’évolution du courant I Dsat en fonction de la tension VGS. Cette
expression est celle du modèle du MOS.
On nomme, courant de saturation IDSS, la valeur maximale du courant de drain, ou le
courant limite pour lequel le transistor commence à rentrer dans la zone de saturation, lorsque
la tension de polarisation de grille VGS est égale à 0 V. Dans ce cas IG = 0.
30
L’expérience montre que le courant de saturation n’est pas un maximum mais un
palier car lorsque VDS > VP en pratique n’y a qu’un élargissement de la longueur de la zone de
pincement [23] et une légère augmentation du courant.
on
ainsi que le
Notons enfin que dans le SiC la résistance spécifique à l’état passant R DS
courant de saturation diminuent en fonction de la température [28].
La tension d'avalanche est notée VBR (tension de rupture ou claquage). En fait, il s’agit
du claquage de la diode drain-grille.
A cause de la physique du dispositif, l’équation (1-31) prévoit que le courant va
diminuer quand une tension de grille négative est appliquée [3] (Figure 1-13).
Pour des applications de type amplification, les transistors à effet de champ
fonctionnent souvent en régime de saturation où le courant de sortie ne dépend pas de la
tension de sortie (du drain) mais seulement de la tension d’entrée (de la grille). Pour cette
condition de polarisation, le JFET est une source de courant presque idéale contrôlée par la
tension d’entrée.
1.1.2.1 Analyse des résultats obtenus
1.1.2.1.1 Caractéristique de transfert
La caractéristique de transfert I Dsat = f (VGS ) résume bien les limites du FET : courant
de drain nul pour une tension VGS égale à la tension de pincement VP, et courant maximal IDSS
pour une tension VGS nulle. La courbe est assez bien approximée par la parabole
d’équation (1-32).
31
0,008
JFET vertical 6H-SiC
sqrt (IDS [A/µm])
0,007
V
= 20 V
DS
0,006
2a = 2.6 µm;
0,005
h = 1 µm
15
-3
N = 5x10 cm ;
D
17
-3
N
= 1.5x10 cm
DD
0,004
0,003
0,002
V = 5.25 V;
P
0,001 VT03
-2,5
VT02
VT01
-2,0
-1,5
-1,0
-0,5
0,0
V = - 2.25 V
T0
VGS [V]
Figure 1-14 : Caractéristique de transfert du JFET avec l’extraction du paramètre VT0 tracée
à partir des simulations Medici
La tension de seuil VT0 du JFET peut être définie de trois manières :
VT01 – la valeur de la tension de seuil obtenue comme l’intersection de la
tangente de la courbe I Dsat = f (VGS ) avec l’axe de VGS ;
VT02 – la valeur de la tension de seuil obtenue lorsque la concentration des
charges dans la région du canal est la même qu’au départ, mais les porteurs
sont de nature opposée. C’est la définition que nous allons utiliser par la suite.
VT03 est obtenue au passage d’une valeur IMIN de courant dans le canal
(Figure 1-14).
Tout d’abord afin de tester la validité des simulations avec la théorie, nous avons
comparé la tension mesurée VT0 avec sa valeur théorique calculée. La valeur théorique
calculée de – 2.44 V obtenue à partir des équations (1-28) et (1-30) correspond bien à la
valeur simulée de – 2.25 V (Figure 1-14) ce qui prouve la bonne précision du modèle.
1.1.3 Limitation des modèles analytiques
Nous avons identifié deux modèles analytiques : le modèle du canal du JFET ((1-18),
(1-31)) et le modèle SPICE adapté du MOSFET ((1-33), (1-34)). La correspondance entre les
32
deux est bonne comme le montre la figure 1-13. La principale limite de ces modèles est le
régime de saturation, car le courant de saturation est constant dans les deux modèles
analytiques et augmente légèrement dans la mesure et la simulation Medici.
1.1.4 Implantation du modèle statique dans SPICE
Le fonctionnement du JFET est divisé en trois régions (Figure 1-11) basées sur la
polarisation drain-source (VDS) et grille-source (VGS).
1.1.4.1 Mode normal
Le mode normal de fonctionnement du JFET est caractérisé dans le simulateur
électrique SPICE [40] par les relations suivantes (pour VDS ≥ 0) [41] :
(canal pincé )
pour VGS − VT 0 ≤ 0
⎧0
⎫
⎪
⎪
2
I D = ⎨β (VGS − VT 0 ) (1 + λV DS )
pour 0 < VGS − VT 0 ≤ VDS ( zone de saturation)⎬
⎪βV [2(V − V ) − V ](1 + λV ) pour 0 < V < V − V ( zone ohmique)
⎪
GS
T0
DS
DS
DS
GS
T0
⎩ DS
⎭
(1-33)
1.1.4.2 Mode inverse
Le mode inversé de fonctionnement est caractérisé dans SPICE par les relations
suivantes (pour VDS < 0) :
(canal pincé )
pour VGD − VT 0 ≤ 0
⎧0
⎫
⎪
⎪
2
I D = ⎨β (VGD − VT 0 ) (1 − λV DS )
pour 0 < VGD − VT 0 ≤ −VDS ( zone de saturation)⎬
⎪βV [2(V − V ) + V ](1 − λV ) pour 0 < −V < V − V ( zone ohmique)
⎪
GD
T0
DS
DS
DS
GD
T0
⎩ DS
⎭
(1-34)
Le modèle statique SPICE du JFET est élaboré à partir du modèle quadratique de FET
de Shichman et Hodges [42]. A l’origine c’est un modèle prévu pour le transistor MOS mais
il représente bien la caractéristique statique du JFET (voir Figure 1-16 et 1-17) et pour cela il
est utilisé également en tant que modèle empirique du transistor à effet de champ.
33
Les caractéristiques statiques sont définies par le paramètre λ qui détermine la
conductance de sortie, IS – le courant de saturation des deux jonctions de grille (λ = 0), VTO et
un autre paramètre β qui détermine la variation du courant de drain avec la tension de grille.
Les résultats qui proviennent des paragraphes précédents peuvent être utilisés afin de
définir le modèle statique du JFET.
Le modèle statique SPICE d’un JFET canal N et l’origine physique du schéma
équivalent sont montrés sur la Figure 1-15.
L’élaboration du modèle électrique débute par le choix d’une topologie traduisant la
signification physique de chaque élément localisé dans le modèle [43].
Source
rS
VGS
Grille
VDS
DGS
UDS
UGS
DGD
rD
Drain
Figure 1-15 : Modèle statique d’un transistor JFET canal N sur une vue schématique du
composant
Figure 1-15 montre le modèle du JFET canal N. Les caractéristiques statiques de ce
modèle sont représentées par une source non-linéaire de courant ID dont la valeur est
déterminée par l’équation (1-33).
34
Les deux diodes montrées sur la Figure 1-15 sont modélisées en utilisant les équations
correspondantes qui décrivent le modèle d’une diode idéale à jonction PN sans les
caractéristiques d’avalanche. Elle représente les jonctions grille-drain et les courants et les
tensions des diodes à jonction PN dans le modèle du JFET sont représentés par IGD et VGD
pour la diode à jonction grille-drain et par IGS et VGS pour la diode à jonction grille-source.
Id = f(Vds) Equations SPICE - Equation canal horizontal
0,5
0,45
Vgs=0V
Vgs=-0,5V
Vgs=-1V
Vgs=-2V
Vgs=0V (analytique)
Vgs=-0,5V (analytique)
Vgs=-1V (analytique)
Vgs=-2V (analytique)
0,4
Courant Id [mA]
0,35
0,3
0,25
0,2
0,15
0,1
0,05
0
0
0,5
1
1,5
2
2,5
3
3,5
4
4,5
5
Tension Vds [V]
Figure 1-16 : Caractéristiques I-V calculées à partir des équations SPICE (33)
avec des valeurs de β obtenues à partir de l’équation (1-33) pour λ = 0 et représentées dans le
tableau ci-dessus :
VGS
β
0
– 0.5
–1
–2
0.07904
0.05072
0.02896
0.003984
Tableau 1-1 : Relation entre le paramètre β et la tension VGS
Il y a un certain décalage entre les résultats du calcul et les courbes simulées avec le
logiciel éléments finis Medici. Pour une meilleure correspondance entre les courbes SPICE et
35
les courbes simulées avec Medici une meilleure optimisation du modèle SPICE du JFET est
nécessaire en tenant compte de l’existence des deux canaux. Le décalage entre les deux
courbes pourra provenir également des différences entre le profil gaussien et le « box » profil.
(en simulations nous supposons que nous avons un profil rectangulaire, à angle droit).
Courbes Id = f(Vds) en inverse (Equations SPICE)
-12
-10
-8
-6
-4
-2
0
0
-2
Courant Id [A]
-4
-6
-8
Vgs=0V
Vgs=-0,5V
Vgs=-1V
Vgs=-2V
-10
-12
-14
Tension Vds [V]
Figure 1-17 : Réseau de caractéristiques ID = f(VDS) en polarisation inverse tracées à partir
des équations SPICE
En résumé, le modèle statique SPICE d’un transistor JFET est caractérisé par les
paramètres suivants [44] :
Paramètre
Symbole
Description
Unité
Valeur par
défaut
VT0
BETA
LAMBDA
VT0
β
λ
Tension de seuil
Transconductance
Facteur de
modulation de la
longueur du canal
Courant de saturation
grille-jonction
Résistance ohmique
du drain
Résistance ohmique
de la source
[V]
A/V2
– 2.0
1.0E-4
1/V
0
A
1.0E-14
Ω
0
Ω
0
IS
IS
RD
rD
RS
rS
Tableau 1-2 : Paramètres du modèle du JFET
36
Le plus grand avantage de ce modèle est sa simplicité [45]. Les temps de simulation
sont courts et il est assez facile d’extraire les paramètres manuellement à partir du réseau de
courbes ID-VDS. Mais le modèle ne comporte pas la vitesse de saturation, des valeurs non
physiques de β et RS sont nécessaires pour ajuster le courant de saturation I Dsat pour les
valeurs les plus élevées de VGS surtout pour les dispositifs à canal court. Ceci mène à une
valeur zéro de RS quand on ajuste la région ohmique et ainsi la symétrie du dispositif est
détruite ce qui signifie que le mode inverse (VDS < 0) ne sera pas représenté judicieusement.
sat
prise comme [VGS – VTH] est surestimée.
Aussi, la tension de saturation VDS
2. Conclusion
Dans ce chapitre on a rappelé la modélisation standard du JFET avec un soin
particulier pour sa validité. On a regardé le modèle analytique du canal ainsi que le modèle
on
en fonction des
SPICE et plus précisément la résistance spécifique à l’état passant R DS
paramètres du canal (largeur « 2a » et longueur « h ») ainsi que de son dopage ND et de la
profondeur Z du composant. Dans le chapitre suivant nous allons aborder quelques éléments
sur des structures réelles avec les liens possibles avec les modèles du canal.
37
Références bibliographiques
[1] Guiseppe Massobrio and Paolo Antognetti, “Junction Field-Effect Transistor (JFET)” In :
“Semiconductor Device Modeling with Spice”, 2nd Ed., New York: McGraw-Hill, Inc., 1993, pp. 131-159.
ISBN 0-07-002469-3.
[2] Vishwashanth R. Kasula Srinivas, “Modeling Semiconductor Devices using the VHDL-AMS
Language”. Thèse de doctorat, Division of Graduate Studies and Research of the University of Cincinnati,
22/09/1999. Disponible sur :
<http://www.ececs.uc.edu/~dpl/vishwa_thesis/node35.html#SECTION00613000000000000000> (consulté
le 25/09/2006).
[3] Jacob Millman, “Microelectronics: Digital and Analog Circuits and Systems”, New York:
McGraw-Hill, Inc., 1979, ISBN 007042327X.
[4] Philippe Leturcq, “Semi-conducteurs de puissance unipolaires et mixtes (partie 1)”,
Convertisseurs et machines électriques, Paris : Techniques de l’Ingénieur, 2001, Vol. D4, № D3108, pp. 120.
[5] Apache, “Le transistor à effet de champ (FET)” [en ligne], 14/01/2006. Disponible sur :
<http://licencer.free.fr/FET.html> (consulté le 25/09/2006).
[6] Simon M. Sze, “Physics of Semiconductor Devices”, Bell Laboratories, 2nd Ed., New Jersey:
Wiley-Interscience Publication, 1981. ISBN 0-471-05661-8.
[7] Richard S. Muller and Theodore I. Kamins, “Device Electronics for Integrated Circuits”, Initial
Edition, New York: Edition Wiley & Sons, Inc., 15/07/1977, ISBN 0-471-62364-4.
[8] Nader Mirabolfathi, “Identification des événements de surface dans les bolomètres équipés de
couches minces d’isolant d’Anderson, Application à la détection directe de matière noire” [en ligne]. Thèse
de
doctorat,
Université
Paris
XI
Orsay,
26/03/2002,
165
p.
Disponible
sur :
<http://edelweiss.in2p3.fr/pub/theses/these-NMirabolfathi.pdf> (consulté le 25/09/2006).
[9] Dominique Chevallier, “Introduction à l’électronique pour ingénieurs” [en ligne], Cours
d’électronique analogique, IUT de Toulouse. Disponible sur :
<http://www.bedwani.ch/electro/ch17/index.htm#F03> (consulté le 25/09/2006).
[10] Henry Mathieu “Physique des semiconducteurs et des composants électroniques”, 5e édition,
Paris : Dunod, 2004, 826 p. ISBN 2 10 048633 0.
[11] Simon M. Sze, “Semiconductor Devices. Physics and Technology”, 2nd Edition, New Jersey,
USA: John Wiley & Sons Inc., 2002, 564 p. ISBN 0-471-33372-7.
[12] Delphine Siriex, “Modélisation non linéaire des MESFETs sur carbure de silicium pour
l’amplification de puissance micro-ondes”, [en ligne], Thèse de doctorat, Université de Limoges,
28/01/2000, 242 p. Disponible sur : <http://www.brive.unilim.fr/recherche/ca/theses/thsiriex.pdf> (consulté
le 23/02/2006).
[13] André Vapaille, “Physique des dispositifs à semiconducteurs”, Tome I, Electronique du
silicium homogène, Paris : Editeurs Masson et Cie, 1970, 339 p.
[14] Jacques Arnould, Pierre Merle, “Dispositifs de l’électronique de puissance”, Volume 1, Paris :
Editions Hermes, 1992, p. 118. ISBN 2-86601-306-9.
[15] François Anceau, “Le silicium partiellement cristallisé (nano-poly Si)” [en ligne], Les
semiconducteurs partiellement ordonnés, Palaiseau : Ecole Polytechnique, Cours : Nanomatériaux et
Applications, Corrigé Pc2 (Présentation), 20/02/2005, 31 p. Disponible sur :
<http://www.enseignement.polytechnique.fr/profs/physique/Francois.Anceau/Phy569/Phy%20569B/Amphi
/coursnSi2.pdf> (consulté le 25/09/2006).
[16] James S. Harris, “Physics of Advanced Semiconductor Devices”, [en ligne], Lecture Notes,
Lecture 12 (Présentation), 06/05/2004, p. 8. Disponible sur :
<http://www.stanford.edu/class/ee328/EE328_Lecture12_5_6_04.pdf> (consulté le 12/01/2006).
[17] Bernard Boittiaux, “De l’atome au circuit intégré” [en ligne], Lille : Ecole Polytechnique
d’ingénieurs, 02/04/2004. Disponible sur : <http://www.eudil.fr/eudil/bbsc/unip/unip630.htm> (consulté le
25/09/2006).
[18] Hervé Morel, Salah Hassan Gamal, and Jean-Pierre Chante, “State Variable Modeling of the
Power Pin Diode Using an Explicit Approximation of Semiconductor Device Equations: A Novel
Approach”, IEEE Transactions on Power Electronics, 01/1994, Vol. 9, № 1, pp. 112-120.
[19] Cyril Buttay, “Contribution à la conception par la simulation en électronique de puissance :
application à l’onduleur basse tension” [en ligne]. Thèse de doctorat CEGELY. Lyon : INSA de Lyon,
38
30/11/2004, 212 p. Disponible sur : <http://cegely.ec-lyon.fr/IMG/pdf/these_Cyril_BUTTAY.pdf>
(consulté le 25/09/2006).
[20] Anis Ammous, “Modélisation des composants et des systèmes de puissance” [en ligne],
Support de cours pour les Etudiants en Master Electronique, Version provisoire, Laboratoire d’Electronique
et des Technologies de l’Information, Groupe Electronique de Puissance, Sfax, Tunisie : Université du
SUD, 37 p. Disponible sur : <http://membres.lycos.fr/ammous/cours/modelisation.pdf> (consulté le
25/09/2006).
[21] Michel Duguay, “Corrigé d’examen”, [en ligne], 22/11/2001, p. 8. Disponible sur :
<http://regie.gel.ulaval.ca/examens/GEL-10255%20-%20Michel%20Duguay%20-%20A2001%20%201_Rep.doc> (consulté le 13/06/2006).
[22] P. Viktorovitch, “Les Composants de l’Electronique et de l’Optoélectronique Intégrée”, [en
ligne], Laboratoire d’Electronique, Optoélectronique et Microsystème, Ecole Centrale de Lyon. Disponible
sur : <http://leom.ec-lyon.fr/enseignement.html.fr> (consulté le 06/02/2006).
[23] Jean Auvray, “Systèmes Electroniques” [en ligne], Cours d’Electronique, 3 p. Disponible sur :
<http://perso.orange.fr/avrj.cours/Cours/SE_003A_JFETS.pdf> (consulté le 25/09/2006).
[24] Philippe Roux, “Transistor à effet de champ (JFET) canal N” [en ligne], Semi-conducteur :
Exercices, 24/07/2005, 4 p. Disponible sur : <http://rouxphi3.perso.cegetel.net/Resources/JFET_SC.pdf>
[25] Tor A. Fjeldly, Trond Ytterdal, Michael S. Shur, “Gradual Channel Approximation” [en
ligne], Introduction to Device Modeling and Circuit Simulation, New York: Wiley, 1998, 58 p.
(Présentation, Slide 18). Disponible sur : <http://nina.ecse.rpi.edu/shur/Ch5/sld018.htm> (consulté le
25/09/2006).
[26] William Shockley, “A unipolar field effect transistor”, Proceedings of the Inst. Radio Engrs.,
1952, Vol. SCI-40, pp.1365-1376.
[27] Todd Kaiser, “How to modify semiconductor parameters (Engineer & Design)” [en ligne],
Current Courses on Material Science, Montana State University, 24/08/2005, Chapitre 6 (Présentation),
pp. 522-532. Disponible sur : <http://www.coe.montana.edu/ee/tjkaiser/EE409/notes/EE%2040920JFET.pdf> (consulté le 25/09/2006).
[28] Michel Hubin, “Transistors : transistor à effet de champ” [en ligne], Lherbaudière,
11/12/2005, 4 p. Disponible sur : <http://perso.orange.fr/michel.hubin/physique/elec/chap_tr2.htm>
[29] B. Jayant Baliga, “Modern Power Devices”, General Electric Company, New York: Editions
John Wiley & Sons, 02/1987, p.140-1, ISBN: 0471819867.
[30] Paul Van Halen, “A physical SPICE-compatible dual-gate JFET model”, IEEE, 1991,
pp. 715-718.
[31] D. L. Pulfrey, N. G. Tarr, “Introduction to Microelectronic Devices”, New York: Prentice
Hall, 1989.
[32] J. Bean, “Materials and technology for high speed devices” in S. M. Sze (Ed.), High Speed
Semiconductor Devices, New York: Wiley, 1990, pp. 13-57.
[33] S. Mil’shtein, “Shaping electrical field in heterostructure transistors”, Microelectronics
Journal, 19/04/2005, Vol. 36, № 3/6, pp. 319-322.
[34] Ahmed Lyoubi, “Métrologie et modélisation du bruit basse fréquence dans les transistors à
effet de champ : application à la CAO des sources dans les systèmes de communication”, [en ligne], Thèse
de doctorat, Université de Limoges, Faculté des Sciences, 15/11/2002, 164 p. Disponible sur :
<http://www.brive.unilim.fr/recherche/ca/theses/thlyoubi.pdf> (consulté le 22/02/2006).
[35] Bernard Boittiaux, “Electronique” [en ligne], Eudil, (Présentation), 15/05/2000,117 p.
Disponible sur : <http://www.eudil.fr/~bboittia/Enhtm/page28.htm> (consulté le 25/09/2006).
[36] Daniel Robert, “Leçons de technologie digitale et fondamentale” [en ligne], 2ème leçon,
14/03/2003. Disponible sur :
<http://perso.wanadoo.fr/daniel.robert9/Digit/Pratique/Technologie_Digitale/Techno_Digit_2.html>
[37] Stéphane Augaudy, “Caractérisation et modélisation des transistors microondes, application à
l’étude de la linéarité des amplificateurs à fort rendement”, [en ligne], Thèse de doctorat, Université de
Limoges, 06/03/2002, 223 p. Disponible sur :
<http://www.brive.unilim.fr/recherche/ca/theses/thaugaudy.pdf> (consulté le 22/02/2006).
39
[38] K. Remashan, K. Radhakrishnan, “A compact analytical I-V model of AlGaAs/InGaAs/GaAs
p-HEMTs based on non-linear charge control model”, Microelectronic Engineering, 31/03/2004, Vol. 75,
pp. 127-136.
[39] Paul Van Halen, Steve Lloyd, Mike Metcalf et al., “A new SPICE-compatible model and
related self-consistent parameter extraction for the dual-gate-JFET”, IEEE, 1990, pp. 97-100.
[40] Lawrence W. Nagel, “SPICE2: A Computer Program to Simulate Semiconductor Circuits”,
Electronics Research Laboratory, Technical Report, ERL Memo. ERL-M520, Electron Res. Lab., Berkeley,
University of California, 05/1975.
[41] Mustafa G. Guvench, “Spice Parameter Extraction From Automated Measurement Of JFET
and MOSFET Characteristics In The Computer-Integrated Electronics Laboratory” [en ligne], Session
1659, University of Southern Mayne, 6 p. Disponible sur :
<http://www.ee.usm.maine.edu/ftp/pub/cie/asee93.pdf> (consulté le 25/09/2006).
[42] H. Shichman and D. A. Hodges, “Modeling and Simulation of Insulated-Gate Field-Effect
Transistor Switching Circuits”, IEEE Journal of Solid-State Circuits, 09/1968, Vol. SC-3, № 3, pp. 285289.
[43] Estelle Byk, “Méthodes d’analyses couplées pour la modélisation globale de composants et
modules millimétriques de forte puissance”, [en ligne], Thèse de doctorat, Faculté des Sciences, Université
de Limoges, 12/12/2002, 219 p. Disponible sur :
<http://www.brive.unilim.fr/recherche/ca/theses/thbyk.pdf> (consulté le 23/02/2006).
[44] Andrei Vladimirescu, Kaihe Zhang, A. Richard Newton et al., “SPICE version 2G User’s
Guide” [en ligne], Berkeley, Dept. of Electrical Engineering and Computer Science, University of
California, 10/08/1981, 50 p. Disponible sur :
<http://kabuki.eecs.berkeley.edu/~keitho/ic771ca/pdf/spice.pdf> (consulté le 25/09/2006).
[45] Mikael Andersson, “GaAs MESFET Modeling for Digital Integrated Circuit Simulation” [en
ligne]. Thèse de doctorat, Electron Physics Laboratory, Department of Electrical Engineering, Otaniemi,
Finlande: Helsinki University of Technology, 25/01/1991, 77 p. Disponible sur :
<http://www.aplac.hut.fi/~mikael/publications/licthesis.pdf> (consulté le 25/09/2006).
40

Analyse et modélisation du JFET de puissance en carbure de

Transcription

Documents pareils

ENQUETE ANNUELLE DE L`USGC SUR LES CHARGES

Test des transistors MOSFET

LE TRANSISTOR MOS DE PUISSANCE ( MOSFET )

Kit PCB préampli phono RIAA Fabriquez votre préampli phono pour

Transistor MOSFET approche simplifiée

Carte de couleur

FOULARD NOEUD | Au nœud

Cours d`Electronique Le transistor JFET

5. Modélisation du transistor MOS