Session n°1 - « Interconnexions: report et packaging

Mardi 7 juin
Session N°1 “ Assemblages et Packaging ”
14h00-14h05 Introduction de la session
Frédéric DULONDEL, SAGEM Défense Sécurité, [email protected]
Olivier MAIRE, AIRBUS Group Innovations, [email protected]
Julien PERRAUD, THALES R&T, [email protected]
14h05-14h25 Assemblage et fiabilité – retour d’expérience des modules 3D-SiP
Alexandre Val, 3D PLUS, [email protected]
La société 3D PLUS dispose d’une technologie propre pour la réalisation de modules 3D.
Cette structure 3D est basée sur l’empilage de composants à broches ou de l’empilage de
circuits imprimés. Dans ce dernier cas, l’assemblage de composants sur le circuit
imprimé est une étape primordiale pour la fiabilité du module 3D. Cette fiabilité peut
s’exprimer sous deux états. Tout d’abord, la fiabilité du module intrinsèque c’est-à-dire
non assemblé sur la carte. Et la fiabilité du module assemblé sur le circuit imprimé. 3D
PLUS dispose d’un retour d’expérience assez significatif puisque depuis plus de 20 ans,
plus de 100 000 modules fonctionnent dans différents équipements de satellites, sondes,
véhicules martiens,…
Nous présenterons nos filières d’évaluation et de qualification ainsi que les derniers
développements technologiques permettant le maintien de la fiabilité et de la robustesse
fonctionnelle de nos modules 3D-SiP. Des essais en cycles thermiques en continus et
non continus jusqu’à 1500 appuieront cette démonstration. Au-delà du marché spatial,
3D PLUS développe une activité industrielle qui basée sur la même technologie 3D, nous
a démontré une fiabilité du module assemblé sur carte bien supérieure à celle de boîtiers
classiques unitaires. Des exemples seront montrés et discutés sur des durée de cycles
thermiques allant jusqu’à 3000 cycles. Et nous montrerons que la technique de
surmoulage est une alternative pour augmenter la fiabilité de l’assemblage sur carte
quand le boîtier ne passe pas les essais requis.
14h25-14h50 Analyses de défaillances d’assemblages et packages par mesures thermomécaniques
Diane Ecoiffier, INSIDIX, diane. [email protected]
Assemblage ou packaging, qui est le coupable ? – ou alors le process ? – La fab. en Chine ?
Le BE, la simu, le temps, l’usage, … Pourtant le produit fini est une combinaison
fonctionnelle de complexité, de technologies embarquées, d’acteurs et d’intervenants
d’horizons différents.
En développement comme en analyse de défaillance, il s’agit aujourd’hui de combiner
des savoir-faire, des expériences et des moyens d’analyses pour comprendre les
phénomènes en jeu. Aujourd’hui le « design for reliability » ou le «design for
manufacturing » peuvent-il se passer de la mesure ? Les cas exposés vont illustrer des
travaux d’amélioration et d’échanges entre les analystes de défaillances et les BE – et
cette démarche s’adapte en amont aussi !
La présentation consistera en une description de la technique TDM (Topography and
Deformation Measurement) – mesures de warpage, de dilatation et stress thermique
simultané et de ses applications. Ensuite, vous découvrirez des cas de mesures pour
l’analyse de défaillance de composants, PCB ou cartes ; analyses menées
- soit dans des conditions particulières – par exemples un assemblage complexe en
cross-section afin de comprendre les déplacements relatifs des composants « invisibles »
à l’extérieur,
- soit permettant, en plus de comprendre le phénomène, d’ajuster les modèles de
comportement thermo-mécanique et de trouver un design plus adapté et fiable.
14h50-15h10 Analyse de défaillance sur un assemblage PCB microcontrôleur : du
diagnostic à l’analyse physique du défaut
Aziz Sebbouh, Continental [email protected]
Fulvio
Infante,
Nicolas
Courjault,
Intraspec,
[email protected], [email protected]
Du voyant défaut allumé, au processus physico-chimique qui a généré cette défaillance,
en passant par la mise en œuvre de moyens et des méthodes adaptées à sa taille, nous
exposerons une analyse complète de CAF avec les contraintes liées à ce type de défaut
dans un PCB. Une anomalie a été détectée par l’autodiagnostic d’une carte électronique.
Ce dernier a, ensuite, mémorisé le code de la panne fournissant une trace écrite de
l’évènement.
Le premier niveau d’analyse, constate que l’information donnée par un capteur et celle
lue par le microcontrôleur sont différentes. L’isolation du défaut sur le PCB montre une
fuite entre deux entrées analogiques du microprocesseur, avec une résistance évoluant
entre 50 k et 6 M au lieu de 10 M et de manière instable. Autrement dit, le défaut
était intermittent.
Les deux tentatives de polissage n’ont pas permis de localiser le défaut dans
l’assemblage PCB- Microcontrôleur. Les hypothèses initiales de corrosion ont été
écartées, et le défaut n’a pas été visualisé par les moyens standards de localisation (RX,
MEB).
Une nouvelle étape de l’analyse a consisté en la localisation du défaut par MCI (Magnetic
Current Imaging). Six pièces ont été analysées et les défauts ont pu être pré-localisés
fournissant une information géographique du défaut, à la fois dans le plan XY mais
également en profondeur Z, et nécessaire pour l’analyse physique.
Une coupe suivie d’un polissage ionique à l’argon fut donc engagée et un filament
métallique au niveau de la résine, dans la décohésion des fibres de verres du PCB, fut
observé.
La microscopie magnétique a ainsi permis la pré-localisation 3D du défaut et offert les
informations géographiques nécessaires à l’analyse physique du défaut.
15h10-15h30 Apport de la lock-in thermographie infra-rouge pour l’analyse de défaillance
de capteurs automobiles.
Gerald Guibaud, Thales Communications & Security,
[email protected]
La thermographie infra-rouge active est une technique de contrôle non destructif très
utilisée dans l’industrie, notamment pour le contrôle des matériaux composites pour
l’aéronautique. Depuis quelques années qui ont vu de réels progrès au niveau des
performances des caméras thermiques, son champ d’utilisation s’est étendu à l’analyse
de défaillance des composants microélectroniques et des cartes électroniques. La faculté
des systèmes les plus récents à détecter des échauffements de l’ordre de quelques
microwatts sur le semi-conducteur, et de quelques milliwatts à travers les matériaux
isolants des boîtiers de composants ou des PCB en fait une technique de localisation de
défaut désormais incontournable pour la recherche de défauts résistifs sur des
assemblages électroniques et autres composants 3D.
A travers deux études de cas de défaut (l’un permanent, l’autre intermittent) impactant
la carte d’alimentation d’un capteur automobile, cette communication démontrera
l’apport de la technique pour localiser de façon non destructive et avec une grande
précision la position des défauts même à travers une résine épaisse d’enrobage utilisée
par le fabricant qui empêche tout contact direct avec la carte. Dans le cas du défaut
permanent, les résultats obtenus permettront de positionner et réaliser une corrélation
avec une analyse par tomographie RX avant de mener une analyse physique du défaut
dans le PCB de la carte. Dans le cas du défaut intermittent, la technique permettra de
localiser et mettre en évidence la cause racine du défaut alors que le retrait de la résine
par voie chimique pour accéder à la carte entrainait systématiquement la perte du
défaut.
Détection par Lock-in Thermographie IR d’un point chaud à travers une résine enrobant
une carte d’alimentation d’un capteur automobile en défaut
15h30-16h00
Pause café
16h00-16h25 Comportement des contacts semi permanent sous contraintes de vibration
Olivier Alquier, PSA, [email protected]
Cécile Plouzeau, RENAULT, [email protected]
Dans le domaine automobile, les fonctions électriques et électroniques alimentées en
courant bas niveau, sont de plus en plus utilisées en environnement sévères (thermique
et vibratoire). En parallèle, les objectifs en termes de durée de vie et de fiabilité ont
fortement augmenté. Les contacts de la connectique de ces fonction sont des contacts
semi-permanents très sensibles aux phénomènes de dégradation liés aux microvibrations donc au fretting usure et/ou fretting corrosion Leur conception et le choix
matériaux nécessitent de connaitre leur limite d’utilisation afin d'optimiser la fonction au
juste nécessaire.
Des études matériaux soumis à des contraintes de fretting, ont été menées pour valider
leur utilisation dans les nouveaux environnements. Pour cela, les deux constructeurs
Français ont mis en commun leurs études sur ce sujet.
La présentation montrera la méthodologie mis en œuvre et les principaux résultats sur
les modes d'endommagements et sur les matériaux associés (principalement Sn, Ag, Au).
Une approche innovante sera aussi exposée sur la mesure des micro-déplacements réels
à l’intérieur des connecteurs.
16h25-16h50 L’assemblage backward SnPb+ : une solution durable pour fiabiliser le
passage au sans-plomb
Arnaud Grivon, Thales Global Services, [email protected]
Depuis l’entrée en vigueur de la directive européenne 2002/95/EC dite « RoHS » le 1er juillet 2006,
l’industrie électronique a massivement basculé vers des composants et des procédés de brasage sansplomb. La totalité des composants et des produits d’électronique grand public sont maintenant
fabriqués en volume depuis plus de dix ans en sans-plomb.
Si le passage au sans-plomb s’est opéré pour une majorité de produits, cette rupture technologique
est beaucoup plus difficile à introduire pour les applications exemptées avec des fortes contraintes
de fiabilité devant fonctionner en environnement sévère, comme en aéronautique civile et militaire
embarquée. Ceci en raison des risques et incertitudes posés par les brasures sans-plomb en regard de
la fiabilité et de la sécurité des matériels en particulier pour des profils de mission longue durée ou
comportant des contraintes mécaniques à basse température.
La pression croissante du marché pousse inexorablement les fabricants d’équipements
aéronautiques ou militaires vers l’intégration du sans-plomb avec la nécessité de mettre en place des
plans de dérisquage conséquents et coûteux pour garantir les niveaux de fiabilité requis.
Dans ce contexte, la solution d’assemblage backward SnPb+ se révèle avantageuse dans bien des
situations pour préserver la fiabilité des cartes électroniques en conservant la présence totale ou
partielle de plomb dans l’ensemble des joints brasés de la carte.
L’approche repose sur l’utilisation d’un profil thermique de refusion adapté pour le brasage de cartes
à BGA sans-plomb avec une crème plombée. THALES a validé cette filière d’assemblage spécifique
dite « SnPb+ » au travers de programmes de fiabilité et l’a déployée industriellement depuis 2007
chez plusieurs EMS pour différents types de produits.
Les potentiels modes de défaillance associés { cette filière sont liés { une mauvaise mise en œuvre du
process ne permettant pas d’obtenir des joints BGA correctement mixés, mais il est facile de s’en
prémunir en encadrant le process d’assemblage chez l’EMS.
Depuis près de 10 ans, l’assemblage backward SnPb+ se révèle être une solution durable pour
fiabiliser le passage au sans-plomb, notamment quand le retour d’expérience ne permet pas
d’envisager le passage au full sans-plomb. C’est une composante majeure de la stratégie de THALES
vis-à-vis du sans-plomb qui est partie intégrante de son Lead-Free Control Plan (LFCP).
16h50-17h10 Etude de la corrosion de brasure sans Pb en brouillard salin
Alexandrine Gracia, IMS-Bordeaux, [email protected]
Pour certaines applications destinées aux bateaux, avions ou voitures, les systèmes
électroniques sont soumis à un environnement salin. Dans ce cas, le principal problème
de fiabilité est la corrosion des métaux présents dans les pistes électriques et dans les
alliages de brasure. Néanmoins, ce phénomène est peu étudié pour les assemblages
électroniques et en particulier en environnement salin.
Fig.1 Enceinte brouillard salin
Fig2. Billes sans plomb corrodées après 96h en brouillard salin
Fig.3 Joint brasé sans plomb après 48h en brouillard salin
Afin de comprendre les phénomènes de corrosion sur les joints brasés, des tests de
vieillissement en brouillard salin ont été effectués sur des boîtiers billés seuls et sur des
assemblages BGA (Ball Grid Array). Les composants et assemblages électroniques ont
été placés dans une enceinte d’essais de corrosions cycliques à 35 ° C où est pulvérisée
une solution saline concentrée à 5% de chlorure de sodium (NaCl). Durant 96 heures, la
continuité électrique, la masse et l’évolution des matériaux ont été suivis. Des analyses
avec un microscope électronique à balayage équipé d'un système de dispersion d'énergie
de rayons X ont permis d’identifier les produits de corrosion et leur évolution.
17h11-17h30 Tenue d'alliages sans Pb au brouillard salin sur cartes vernies
Olivier Alquier, PSA, [email protected]
Marie LAIR et Emmanuel PERNOT, EDF R&D, [email protected]
[email protected]
La sensibilité des alliages sans plomb au brouillard salin a déjà été démontrée lors
d’essais de qualification sévères (5% NaCl, 35°C, durant 96h).
Dans le cadre d'un plan de recherches sur le vieillissement des alliages sans plomb
EDF/R&D a engagé une étude complémentaire afin :
1. De confirmer ou non la susceptibilité de l'alliage sans plomb SAC305 au brouillard
salin telle que déjà observée dans une précédente étude ;
2. De comparer l'efficacité de protection de 3 types de vernis de tropicalisation (acrylique,
polyuréthane et silicone) ;
3. D'évaluer l'impact sur la tenue des vernis déposés en l'absence de nettoyage des
cartes électroniques en fin de chaîne de fabrication ;
4. D'évaluer et de comparer avec la protection par vernis de tropicalisation, une
protection de finition" couche mince.
Le dépouillement des résultats n'est pas encore terminé. Les résultats présentés ici sont
partiels mais représentent le fruit de la collaboration des membres du sous-groupe de
travail "sans plomb" de l'ANADEF.
17h30-17h50 Application de l’EBSD aux brasures SAC
Romain Petre-Bordenave, ELEMCA, [email protected]
Patrick Nguyen, ELEMCA, [email protected]
Lors de l’observation de brasures SAC par EBSD on peut différencier trois catégories
d’informations :
Cas N°1 : les informations accessibles par un autre moyen de mesure
(attaque chimique puis observation optique/MEB par exemple)
Cas N°2 : les informations accessibles par un autre moyen de mesure mais
pour lesquelles le niveau de confiance dans les résultats est moindre qu’en
EBSD
Cas N°3 : Les informations accessibles uniquement par EBSD
La première catégorie d’information regroupe les mesures de taille et de forme des
grains, les différentes mesures géométriques comme l’épaisseur des couches d’IMC ou
encore l’observation de la structure dendritique à T0. Effectivement dans ces cas-là une
simple observation MEB voir optique précédée d’une attaque chimique est amplement
suffisante.
Dans le cas N°2 on pense notamment à l’identification des précipités qui n’est pas
forcément évidente lorsque l’on ne connait pas parfaitement la brasure et le type de
finition employée dans l’assemblage. Il est vrai que l’utilisation de l’EDX permet de lever
beaucoup d’incertitudes dans ce domaine. Cependant il existe deux limitations à son
utilisation qui sont : la taille de la poire d’interaction qui pourra poser problème dans le
cas de couches fines ; la précision en analyse quantitative qui engendrera des
incertitudes dans le cas de phases aux stœchiométries proches. Pour ces cas particuliers
l’EBSD couplé à l’EDX permettra de lever une grande partie des incertitudes dans un
mode de mesure appelé Phase ID ou identification de phases.
Bien entendu c’est le cas N°3 qui nous intéresse le plus. Même si d’autres techniques de
diffraction existent et permettent de retrouver certains des résultats d’EBSD sur des
matériaux bruts, elles semblent peu applicables dans le cas d’assemblages
électroniques. L’EBSD semble donc être la seule technique (simple à mettre en œuvre)
permettant d’accéder à la texture ou taux désorientations cristallines locales des
brasures électroniques. L’observation des désorientations cristallines locales et des
niveaux de texturation permettent dans certains cas de prédire le chemin de fissuration
des brasures par recristallisation. Il est également possible de discriminer une rupture
par sollicitation mécanique trop importante d’une rupture en vieillissement. L’objectif à
terme sera d’estimer de manière qualitative le niveau de vieillissement d’une brasure. Le
travail effectué sur ces brasures par Elemca que ce soit dans le cadre de projets de R&D
internes ou de travaux du GT sans plomb montre aujourd’hui une voie pour évaluer à
terme l’état de vieillissement d’une brasure SAC de manière qualitative.
ANNEXE : Principe de l’EBSD
L’analyse EBSD (Electron Back-Scattered Diffraction) est une technique qui permet
l’étude de l’état microstructural d’un matériau cristallin. D’un point de vue
technologique, il s’agit d’un détecteur placé dans un Microscope Electronique à Balayage
(MEB) qui enregistre les clichés de diffraction formés lors de l’interaction entre les
électrons émis par la colonne du MEB et le réseau cristallin de l’éprouvette.
Figure 1 : Schéma représentant la
disposition d’une caméra EBSD
montée dans une chambre de MEB.
L’échantillon doit être incliné à 70°
pour maximiser le ratio signal sur
bruit1.
L’interaction du faisceau d’électrons avec les atomes de l’échantillon entraîne une
diffusion élastique d’une partie des électrons (pertes d’énergie inexistantes ou très
faibles). Un volume du matériau s’étendant sur une certaine profondeur (≈ 50 nm) se
comporte donc comme une source d’électrons divergente. Une fraction de ces électrons
rétrodiffusés est diffractée par les plans cristallins selon la loi de Bragg :
2dhkl.sinθhkl = n.λ
Figure 2 : (a) Interaction d’un faisceau
d’électrons incident avec la matière
créant
une
source
ponctuelle
d’électrons. (b) électrons incidents
assimilés à une onde plane et diffractés
selon les conditions de Bragg par une
famille de plans cristallins. (c) Exemple de
cliché de diffraction enregistré.
1
David Mainprice. A personal and practical guide to the history, installation and future of the Electron back-Scattered Diffracton (EBSD) system. Proc. Of 10th
EMAS regional meeting. Padova, It. May 2012.
Le cliché de diffraction enregistré par le détecteur EBSD est représentatif de la géométrie
de la maille cristalline, de son orientation et de sa déformation élastique. En parallèle, le
détecteur EDX est utilisé pour déterminer la nature des éléments chimiques qui sont en
interaction avec les électrons.
Le couplage de ces deux informations (symétries du cristal et éléments chimiques) peut
être comparé avec une base de données évolutive de manière à déterminer avec précision
la nature des phases observées, et l’orientation cristallographique de chaque grain
composant le matériau.
Ainsi, l’analyse EBSD permet de réaliser plusieurs types d’analyses, en fonction des
besoins :
Granulométrie : distributions de la morphologie et de la taille des grains,
Orientations cristallines : étude de la texture des matériaux à l’aide de
figures de pôle et figures de pôles inverses,
Identification des phases cristallines : détection de contaminants, étude
des équilibres thermodynamiques, détermination de la taille et localisation
des précipités,…
Etat de désorientations locales : répartition des contraintes internes aux
interfaces, impact des défauts cristallographiques sur la déformation de la
matrice.
17h50-18h10 Etalonnage / Tarage des essais de corrosion
Olivier Alquier, PSA, [email protected]
Il est difficile voire impossible de modéliser ou de prévoir les phénomènes de corrosion
qui peuvent survenir tout au long de la vie d’un véhicule. Ceci du fait de la complexité et
du nombre important de facteurs aggravants et ou influents (critères de conception,
critères électriques, critères métallurgiques, critères climatiques) mais aussi des très
nombreux profils de missions spécifiques à chaque client. Il n’existe pas d’essai de
corrosion reproduisant les conditions de la vie série qui permettrait d’estimer la
durabilité et la robustesse d’un organe EE.
La tenue à la corrosion est estimée par la réalisation de nombreux essais qui peuvent
être normalisés ou adaptés à un organe ou à un mécanisme de corrosion.
Il est donc nécessaire de pouvoir estimer la représentativité des essais de validation du
cahier des charges. La présentation montrera la démarche de PSA pour vérifier et
justifier la représentativité des essais de corrosion.
Mardi 8 juin
Session n°2 “ ANALYSE DE DEFAILLANCE DES COMPOSANTS DE PUISSANCE ”
14h00-14h15 Introduction de la session
Alain WISLEZ, Thales C&S – [email protected]
Catherine MUNIER, Airbus Group Innovations – [email protected]
David LOHIER, HIREX – [email protected]
Les composants de puissance sont plus que jamais incontournables. Les applications
sont multiples : le transport, l’énergie, la conversion d’énergie, l’éclairage, le spatial, le
militaire, … Les composants électroniques de puissance n'ont jamais connu autant
d'évolutions technologiques que ces dernières années. Poussés par leurs clients, les
fabricants de composants conçoivent des composants plus performants, plus fiables,
plus spécifiques, plus économes en énergie, plus respectueux de l'environnement et de
la santé de l'utilisateur et surtout moins cher !
Ces évolutions sont possibles grâce à des révolutions technologiques tant au niveau de
la puce que du boîtier. Aucune partie du composant n'est laissée de côté :
• les substrats de la puce (Si, SiC, GaN pour les technologies commercialisées,
Diamant, … pour les technologies en cours de développement),
• les pistes métalliques (Al, AlCu, AlSiCu, Cu, autres ??) et les diélectriques High
K et Low K,
• les designs en 3D,
• les assemblages des puces (colles, brasures, frittage de poudre, wire bondings,
ribbon bondings, copper-pillars, autres),
• les résines de boîtiers, les assemblages complexes en modules, et les PCBs.
Les nouveaux composants de puissance doivent être aussi bien caractérisés et
fiabilisés que les anciens.
Les mécanismes de défaillance des composants de puissance sont dorénavant aussi
divers que variés. Le simple « burn out » n’est plus une explication suffisante et
nécessaire ; ce n’est qu’une résultante d’une suite d’événements au sein du matériau
ou de la structure. L’analyse de défaillance des composants de puissance nécessite la
mise en œuvre d’une très large palette de moyens au même titre que pour les
technologies les plus agressives ou très intégrées ainsi que la mise au point des
techniques préalablement utilisées (par exemple la coupe micrographique).
Cette session aura donc pour objectif de faire un tour d'horizon de ces nouveaux
composants de puissance, des mécanismes de défaillances et des méthodes d'analyse
associées.
14h15-14h40 Evaluation de technologies d’assemblage de puces en carbure de silicium
par cyclage thermique
Florent SMELTEN, Airbus Group Innovations – [email protected]
L’amélioration des composants d’électronique de puissance passe en partie par
l’utilisation de technologies de puces grand gap telles que le carbure de silicium (SiC)
ou le nitrure de gallium (GaN). Mais le manque de maturité de ces technologies et des
techniques d’assemblage associées freine leur utilisation dans le domaine aérospatial.
Des essais accélérés de cyclage de puissance, représentatifs de cycles ON/OFF en
température, ont été réalisés sur des véhicules de test afin d’évaluer la fiabilité de
différentes technologies d’assemblage. Les véhicules de test sont constitués de deux
diodes Schottky en carbure de silicium montées sur un substrat céramique métallisé.
Trois séries de véhicules de test ont été utilisées, différant par la nature du substrat et
la technologie de report des puces.
Les essais de cyclage de puissance ont été réalisés jusqu’à défaillance d’une puce pour
chaque module testé. Des analyses ont été réalisées après essai sur des modules
défaillants.
14h40-15h05 Etude de la fiabilité de composants COTS de puissance par power cycling
Guillaume
PARENT,
Airbus
Group
Innovations
–
[email protected]
Catherine MUNIER, Airbus Group Innovations – [email protected]
L’électronique de puissance est une technologie clé pour les systèmes plus électrique.
Mais, pour être plus efficace, gagné en poids et permettre des tensions plus élevées, il
serait nécessaire d’utiliser de nouvelles technologies, en particulier les composants à
grand gap (SiC ou GaN).
Avant d’utiliser ces nouveaux composants, leur mode de défaillance, leur durée de vie
et leur fiabilité en fonction de l’environnement doit être investigué.
Des essais accélérés de cyclage de puissance, représentatifs de cycles ON/OFF en
température, ont été réalisés sur des composants COTS SiC jusqu’à défaillance de
façon à déterminer leur durée de vie.
Des analyses de défaillance ont ensuite été réalisées de manière à déterminer le ou les
mécanismes de défaillance et ce en fonction des technologies utilisées.
15h05-15h30 Test de cyclages ON-OFF sur les composants de puissance. Méthodologie
et application dans les projets
Arnaud DUFOUR, CNES – [email protected]
Cette présentation traite de la problématique des cyclages ON-OFF au niveau des
composants électroniques. Une brève introduction expliquera les phénomènes
physiques mis en jeu et les mécanismes de défaillance associés à ces cyclages ONOFF. Une première partie abordera les différentes études en cours au sein du
laboratoire d’expertise du CNES pour identifier les composants les plus sensibles et
les caractériser de manière précise. Les principales conclusions des analyses seront
exposées. Par la suite, une méthodologie d’analyse de risque, utilisée dans les
programmes CNES, sera également présentée avec un exemple de mise en œuvre dans
un cas pratique. Enfin, une liste des prochaines étapes à explorer pour améliorer
notre connaissance sur ce sujet sera également dévoilée.
16h00-16h20 Use of structure functions to monitor thermally induced device
degradation
Benoit OSSWALD, Mentor Graphics – [email protected]
Nottingham University exposed a 1.2KV/200A IGBT to power cycle tests using
constant current cycling mode.
The thermally induced degradation of the device was monitored by structure
functions, which allowed them to observe and estimate the level of disruption at the
interface between the substrate and the base plate.
The data indicated by the structure functions has been verified by traditional
methods, such as SEM and showed excellent agreement.
16h20-16h45 Matériaux grand gap pour les produits de puissance, état de l’art et
analyse de défaillance sur le SiC
Raphaël PEDREAU, ST Microelectronics – [email protected]
Depuis plus d’un demi-siècle, le matériau silicium règne sur l’industrie électronique
grâce à son coût relativement faible et sa technologie parfaitement maitrisée. Mais
aujourd’hui dans le domaine de l’Electronique de puissance, à mesure que les
applications requièrent des conditions de plus en plus extrêmes, les composants
silicium sont limités en termes de performances électriques (notamment le problème
récurrent du compromis entre la résistance à l’état passant et la tenue en tension),
thermiques et électrothermiques. Ce qui éveille l’intérêt de la communauté pour
d’autres matériaux de substitution dits "semi-conducteurs grand gap", notamment le
SiC (2.4 à 3.4 eV). Les matériaux semi-conducteurs grand gap représentent un grand
avenir pour les composants de puissance.
Une présentation de cette technologie a été réalisée à la session ANADEF 2010 afin
d’introduire ces produits, en particulier leurs performances et mode de fabrication.
L’objectif de cette présentation est de montrer les avancées technologiques de ces
structures depuis 2010 mais surtout de se cibler sur l’analyse de défaillance et de
technologie. Nous souhaitons faire un point sur les techniques d’analyse adaptées à
ces produits. Le but est de présenter pour chaque étape de l’analyse les possibilités
techniques à disposition dans un laboratoire d’analyse.
Nous verrons ainsi que certaines techniques connues dans la communauté FA, telles
que l’EMMI ou l’OBIRCh, s’adaptent sans difficultés à ces structures. Nous
montrerons aussi les limites des techniques « standards », notamment en terme de
préparation d’échantillon. Le SiC, un matériau dur et inerte chimiquement, ne peut
être analysé avec les approches classiques de polissage et d’attaque chimique utilisées
sur Si. Des approches alternatives sont donc nécessaires (en révélations de jonction
ou de défauts cristallins par exemple). Ainsi, de la défaillance électrique à la
caractérisation physique du défaut, nous verrons les moyens et méthodes que nous
pouvons mettre en œuvre au sein de nos laboratoires pour réaliser ces analyses avec
succès.
Pour terminer, nous illustrerons le propos avec quelques exemples de défauts typiques
liés à ces substrats.
16h45-17h10 Caractérisations non destructives de composants de puissance
Diane ECOIFFIER, Insidix – [email protected]
Les composants de puissance reprennent place et intérêt grâce au (re)développement
des énergies alternatives/renouvelables : voiture électriques, objets avec batterie,
panneaux solaires, etc
Que les composants soient d’anciennes ou nouvelles technologies, quelles sont les
problématiques et quels moyens d’analyses peuvent être utilisés ?
Et est-ce que les équipements comme le SAM, la tomographie ou le Lock-in
Thermographie sont toujours applicables ?
17h10-17-35 PCB de puissance
Bernard LEDAIN, Thales – [email protected]
Les circuits imprimés pour applications de puissance nécessiteront des procédés
particuliers pour prendre en compte les spécificités de ces applications qui peuvent
être par exemple :
- Véhiculer des intensités importantes
- Tenir des tensions élevées
- Assurer une bonne évacuation des calories engendrées par l’échauffement des
composants de puissance soit localement (points chauds) soit généralisé
La conception de la carte imprimée devra être adaptée à ces contraintes particulières
en initial, mais le vieillissement des matériaux dans ces conditions devra également
être pris en compte pour garantir un fonctionnement correct dans le temps.
Ces cartes se caractériseront par l’utilisation de cuivres épais, d’inserts métalliques,
de drains métalliques enterrés et probablement à terme par l’intégration de caloducs
ou de circulation de fluides.
Les matériaux organiques vieillissent sous l’effet des conditions climatiques, de la
température, de l’exposition à des tensions élevées. Des marges en implantation
devront donc être prises pour prendre en compte ces phénomènes.
Les spécificités technologiques de ces cartes et les sources potentielles de défaillance
seront exposés dans cette présentation ; différentes techniques de contrôle et
d’analyse seront abordées permettant d’identifier et de limiter les risques.
17h35-18h00 Evaluation des mécanimes de défaillance et de la fiabilité d’une nouvelle
terminaison haute tension: approche expérimentale et modélisation
associée
Loic THEOLIER, IMS – [email protected]
Le laboratoire LAAS a développé une nouvelle structure de transistor MOS reposant
sur le principe de la superjonction. Cette nouvelle structure, baptisée DT-SJMOSFET,
nécessite une terminaison atypique basée sur une tranché rempli par du BCB. Le but
de ce travail est d'évaluer la fiabilité d’une diode PN utilisant cette terminaison pour en
évaluer la possibilité de l’intégrer dans les composants hauts tensions.
Les diodes ont subis un vieillissement accéléré par cyclage thermique passif. Les
micro-sections et les images MEB font apparaître des délaminages à l’interface Si /
BCB et des fissures dans la résine. Les caractérisations électriques des composants
ont présenté des variations de la tenue en tension de façon aléatoire.
Indépendamment, les diodes ont également subit des stress électriques modifiant la
caractéristique inverse des composants. Dans le but de comprendre et d’expliquer les
variations des caractéristiques inverses, des simulations par éléments finis ont été
réalisées. Nous avons démontré que le délaminage Si / BCB n’influence pas la tenue
en tension des composants. Par contre, la présence de charges électrique à cette
interface est responsable des variations électriques. Pour finir, des simulations « Mixed
Mode » permettent de mettre en avant l’influence de la dose des charges à l’interface et
de la zone de dégradation.
Jeudi 9 juin
Session n°3 “ Analyse de défaillance du circuit intégré jusqu'au système ””
8h30-8h45
Introduction de la session
Suzel LAVAGNE , Thales Communications and Security ,
[email protected]
Gérald HALLER, ST Microelectronics, [email protected]
Kevin SANCHEZ, CNES, [email protected]
8h45-9h15
Implémentation d’outils de traitement du signal et de l’image en
analyse de défaillance
Anthony Boscaro, Université de Bourgogne – [email protected]
L’évolution de la technologie CMOS permet de créer des circuits de plus en plus
intégrés et performants. Il peut être cité en exemple, les systèmes embarqués dans le
domaine de l’espace où la miniaturisation devient un véritable défi. Veiller à la fiabilité
d’un composant électronique dans un véhicule spatial semble ˆêtre fondamental en
raison de la complexité et le coût des opérations dans cet environnement. Ainsi, la
localisation de d´défauts et la caractérisation de circuits intégrés restent des
problèmes majeurs de gestion dans le domaine de l’espace et dans bien d’autres
applications. De nos jours, les prouesses des fondeurs permettent également un
dimensionnement de plus en plus réduit et imposent de nouveaux challenges aux
experts en analyse de défaillance.
Actuellement, de nombreuses techniques d’expertise sont répertoriées, comme par
exemple l’analyse par ´émission de lumière et le sondage laser. Avec la diminution de
la mise à l’échelle, de plus en plus de nœuds d´émission sont présents, d’où le défi
d’optimiser le processus de détection. En plus des techniques d’´émission de lumière,
les m´méthodes basées sur le sondage laser exploitent les effets optiques du silicium.
Ce sont des techniques efficaces pour mesurer des formes d’ondes temporelles dans
les VLSI. Le problème récurrent avec cette technique, est d’acquérir rapidement une
forme d’onde avec un bon rapport signal sur bruit. En effet, un faible signal ne peut
être récupéré si le temps d’acquisition est court. Il est important de noter que pour des
très faibles technologies, le sondage laser peut-être invasif. Il y a donc un double
problème qui se pose ici, qui est d’améliorer les temps de traitement tout en
optimisant la qualité des informations acquises.
Afin de pallier ce problème, des méthodologies basées sur des outils de traitement du
signal et de l’image ont étés mises en œuvre au cours des deux annexes de thèse:
1. Détection automatique des spots d’émission de lumière / Poster ISTFA 2014 (1)
2. Amélioration du SNR des acquisitions en Electro Optical Probing / Présentation
ESREF 2015 (2)
3. Réduction de l’effet d’invasivité du laser par traitement d’images sur les données en
EOFM / IPFA 2016
Toutes ces méthodes seront détaillées lors de la présentation. En termes de
perspectives, il serait intéressant d’implémenter ces procédés directement dans le
dispositif, TriPhemos par exemple, via des caméras intelligentes ou FPGA.
L’intégration d’outils de traitement du signal pour la communauté de l’analyse de
défaillance, permettrait d’améliorer l’expertise.
9h15-9h45
Analyse de défaillance avancée sur les technologies 28nm : un nouveau
challenge.
Sylvain.dudit, ST Microelectronics, [email protected]
Avec la miniaturisation de la taille des transistors, le défaut de type « soft » prend une
part de plus en plus importante. Aussi l’analyse physique par TEM / Chem est
devenue incontournable. La localisation de défaut devient un réel challenge puisqu’il
s’agit de localiser la défaillance à quelques transistors. Mais qu’advient-il de ces
localisations lorsque le défaut morphologique n’est pas visible ? quel peut être leur
pertinence ? Face à ce type de challenge, l’approche globale actuelle de localisation de
défaut n’est plus suffisante et les techniques de probing deviennent incontournables.
Ces techniques (LVP / Nano probing @ transistor level) permettent aujourd’hui de
quantifier la dégradation et de réinjecter ces résultats dans des simulations de type
SPICE ou TCAD permettant de formuler des hypothèses permettant une explication du
mode de défaillance. Un cas d’analyse sera présenté pour illustrer ces propos avec une
défaillance observée à 0.7V. Une attention particulière sera montrée sur l’invasivité de
ces lasers de probing (1340nm continu et 1064nm pulsed laser)
9h45-10h15
Pause
10h15-10h45
Méthodes pour l’analyse de défaillance de produits hautes fréquences en
technologies bipolaires
Sébastien Mézière- Infineon- [email protected]
Dans cette présentation sont énumérées, décrites et illustrées par des exemples
concrets les différentes méthodes utilisées pour l’analyse de défaillance de produits
hautes fréquences en technologies bipolaires. Les produits concernés sont conçus
pour des applications pour l’automobile ou industrielles avec des fréquences allant de
300 MHz à 80 GHz.
La première étape de ce type d’analyse consiste à vérifier électriquement la
fonctionnalité du produit. Ces mesures nécessitent l’utilisation de setups qui soient à
la fois compatibles avec l’utilisation de signaux à hautes fréquences et suffisamment
flexibles pour pouvoir être utilisés avec les méthodes de localisation classiques du FA
(EMMI, TIVA, SDL…)
De nombreux cas ont montré que la localisation par ces méthodes optiques ne permet
généralement pas l’identification directe de l’origine du problème. Ces méthodes
doivent souvent être complétées par des mesures électriques internes par
l’intermédiaire de pads FIB. Ces mesures permettent de confirmer la défaillance de la
zone localisée et d’isoler le composant responsable de cette défaillance.
Enfin compte-tenu de la taille des structures actives (la longueur des transistors
bipolaires est, pour certaines technologies, supérieure à 20 µm), il est nécessaire de
pouvoir y localiser très précisément les défauts responsable des défaillances afin de les
analyser en détail par cross-section ou analyse TEM.
10h45-11h15
Couplage entre Stimulation laser pulsé et techniques FA pour l’analyse
des phénomènes radiatifs
Guillaume Bascoul, Intraspec – [email protected]
Les phénomènes perturbatoires causés par l’interaction des particules énergétiques
avec les composants électroniques ont des conséquences de plus en plus critiques sur
les technologies avancées. Les essais sous ions lourds sont le moyen traditionnel
permettant l’évaluation et la qualification des composants à spatialiser face à ces
contraintes. Cependant les informations récupérées à l’issus de ces essais peuvent
être insuffisantes pour la compréhension des mécanismes causant le
disfonctionnement du composant.
L’utilisation du laser pulsé vise à apporter des informations supplémentaires sur les
mécanismes et les structures impliquées dans le déclenchement des évènements
singuliers. De plus le couplage du laser pulsé avec les techniques d’analyses de
défaillances usuelles permet de rapidement obtenir des informations sur la
localisation des défauts (dans le cas de défaut permanant, SEL), sur la localisation des
zones sensibles aux évènements transitoires (SEU, SET, SEFI) ou sur l’organisation
interne d’un composant (design non disponible). Les outils de test électriques avancés
(type ATE) couplés au laser pulsé permettent de réaliser des simulations de
perturbation SEE sur des composants en configuration réelle et de pouvoir à tout
moment changer ses paramètres électriques en fonction des sensibilités observées.
L’ensemble des essais sous laser pulsé peuvent être réalisés à différentes étapes de la
qualification d’un composant sous ions lourd : Il est possible de faire une étude sous
laser pulsé en préparation d’une campagne d’essai sous ions lourds, ou à la suite de
celle-ci afin de mieux comprendre les phénomènes observés. Les données collectées
sont cruciales pour déterminer la probabilité d’évènement en vol induisant une
indisponibilité temporaire ou une perte de système et ainsi assurer le bon déroulement
des missions spatiales.
Jeudi 9 juin
Session n°4 « Défiabilisation des composants en utilisation »
14h00-14h05 Introduction de la session
Marise Bafleur, LAAS – [email protected]
Dominique Talbourdet, EDF– [email protected]
Christian Moreau, DGA – [email protected]
Matthieu Gleizes, MBDA – [email protected]
Les composants électroniques sont de plus en plus fiables mais également de plus en
plus fragiles, et donc sensibles aux stress. Le taux de panne qui est proche du zéro
défaut à réception augmente brutalement dès qu’ils sont utilisés et intégrés dans une
application. Dans de nombreux cas, la cause racine de ces pannes est une mise en
œuvre inappropriée : conditionnement inadapté, mauvaise gestion du MSL, procédés
de fabrication et test mal maîtrisés, utilisation client en dehors des limites garanties,
stockage de longue durée, etc. Beaucoup de ces stress induits vont également générer
des défauts latents qui ne seront pas détectés par les contrôles. Il est donc capital
pour l’industriel de savoir identifier et éradiquer ces causes de défiabilisation s’il veut
améliorer son rendement et la fiabilité de ses produits.
La difficulté majeure pour l’expert est l’identification des causes racines de la
défaillance car il s’agit en général de stress «parasites» donc hors processus nominal et
souvent accidentels. D’autres évènements peuvent générer un défaut latent nondétectable lors d’un test fonctionnel mais susceptible d’évoluer au cours de la vie du
composant. Outre ces stress parasites, un composant peut aussi se dégrader au cours
d’une utilisation particulièrement longue comme c’est le cas dans les domaines
militaires, aéronautiques et production d’énergie.
L’objectif de cette session est de partager les expériences de chacun en balayant toutes
les étapes de vie d’un composant du déstockage magasin à l’utilisation du matériel par
le client. Les présentations seront orientées sur plusieurs axes :
 Études de cas ayant une signature particulière et si possible la cause bien
identifiée,
 Mécanismes de défaillance liés à l’évolution des technologies, et aux nouveaux
procédés de fabrication (nouveaux boitiers, « sans plomb », nouveaux procédés
de nettoyage…).
 •Exemples montrant la relation entre les stress induits par le procédé
industriel ou l’application elle-même (température, ESD, EOS, EMI,
rayonnement cosmique, contraintes électromagnétiques, fissures de boîtiers,
délaminations, pollutions, etc.) et la fiabilité à long terme.
 Sensibilité de la conception système aux perturbations transitoires, entraînant
une défiabilisation au niveau composant
14h05-14h25 Dégradation d'un relais plastique suite au non respect des conditions de
stockage avant assemblage.
Vincent Tournay, MBDA – [email protected]
On trouve sur le marché de plus en plus de relais en
boitier plastique qui supplantent, dans certaines
applications, les relais hermétiques métalliques
utilisés dans le secteur de la défense et du spatial.
Leur faible coût et leur encombrement réduit leur
permettent
d’être
industrialisés
comme
des
composants classiques.
En effet ils peuvent être approvisionnés en bandes, ce
qui permet de les implanter avec des machines automatiques comme les autres
composants CMS. Dans ces conditions ils suivent l’intégralité du process de
fabrication avec ses contraintes thermiques (phase vapeur, séchage …) et chimiques
(nettoyage, vernissage …) qui peuvent être stressantes pour le composant.
Cette présentation illustre un mécanisme de défaillance lié à une reprise d’humidité
dans le composant qui a produit, dans notre cas, des pannes à retardement. Ces
composants, assemblés par collage, sont en effet sensibles à l’humidité et disposent
d’un niveau MSL qu’il faut prendre en compte. Les différents échanges qui nous avons
pu avoir avec ces fabricants de relais montrent que 90% des retours de panne sont
due à ce phénomène.
14h25-14h45 Analyse de défaillance sur un relais. Ouverture électrique d'un contact à
cause d'une particule
Cédric Lyoret, THALES R&T– [email protected]
Contexte :
Dans le cadre d’un retour client en exploitation, une problématique a été révélée sur
un relais monostable assemblé sur carte imprimée. Le
relais détecté défaillant correspond à la position K4
sur le circuit. Le constat électrique observé correspond
à un circuit ouvert entre les contacts A2 et A3 du
relais K4.
Architecture de construction :
Le relais 315 est un relais monostable. Ce relais est
équipé de 4 points de contacts (A2/A1 – B2/B1 –
A2/A3 et B2/B3). Les points de contact A2 et B2 sont considérés comme des points
milieux (parties mobiles) et les points de contacts A1, B1, A3 et B3 sont des points
fixes (parties fixes). En l’absence d’alimentation, les contacts A2/A3 et B2/B3 sont
fermés (continuité électrique) ; dans le même temps, les contacts A2/A1 et B2/B1 sont
ouverts (discontinuité électrique). Les contacts sont isolés par un pare-feu placé à
chaque extrémité de 2 contacts (A2/A1 et B2/B1 – A2/A3 et B2/B3) pour diminuer les
effets liés à d’éventuels arcs électriques.
Diagnostic physique :
Après démontage du relais K4 de son circuit imprimé, les inspections en radiographie
X semblent montrer un contact incomplet entre les parties mobile A2 et fixe A3. Ce
constat est vérifié lors de l’ouverture mécanique du relais et après retrait du pare-feu
au niveau du contact A2/A3.
Le défaut électrique est vérifié et constaté à chaque étape de l’analyse de défaillance.
Les inspections optiques et/ou MEB montrent la présence de résidus translucides
dans la zone de contact des parties mobile A2 et fixe A3. Cette zone polluée explique
l’absence de contact électrique détectée lors des investigations électriques au niveau
du contact A2/A3. Il est à noter que la zone d’encoche des broches A3 et B3 laisse
apparaître une rugosité, caractérisable par des débordements de fibres, au niveau de
la préforme plastique du pare-feu.
L’analyse EDS montre que les résidus prélevés sur les parties mobile A2 et fixe A3,
sont composées des mêmes éléments. Les éléments organiques (C, S, O, Si et Na)
détectés au niveau de ces résidus sont identiques aux éléments constitutifs du parefeu.
Des spectres IR ont été réalisés par FTIR de manière comparatifs entre les différents
résidus (partie mobile A2, partie fixe A3 et pare-feu). Les spectre IR des pollutions des
2 côtés du contact et du pare-feu sont comparables et correspondent à du PPS
Poly(1,4phénylène sulfide).
Conclusion :
La défaillance est due à la présence de fibre(s) du pare-feu entre les contacts A2/A3.
Du fait de la rugosité de surface du pare-feu, ces fibres se détachent lors des étapes de
fabrication du relais (étape d’insertion du pare-feu, phénomènes vibratoires).
Actions correctives :
Une modification dans le process de réalisation du pare-feu a eu pour effet de ne plus
détecter ce type de défaut.
14h45-15h05 Caractérisation et modélisation de l’effet du vieillissement ( T° et EOS)
sur l’intégrité de signal d’un buffer d’horloge utilisé dans un calculateur
aéronautique
Alexandre Boyer, LAAS – [email protected]
Durant leur période de fonctionnement, les circuits intégrés sont affectés par
différents mécanismes de dégradations intrinsèques, accélérés dans des conditions
environnementales difficiles (haute température, cyclage thermique, stress
électrique…).
Ces mécanismes de dégradation sont non seulement à l'origine des casses des circuits
intégrés, mais produisent aussi une dérive de leurs performances. Même si ces
mécanismes de défaillance ne compromettent pas le fonctionnement du circuit, elles
peuvent avoir un impact significatif à long terme sur des contraintes fortes pour les
équipements électroniques, telles que la compatibilité électromagnétique (CEM) ou
l'intégrité de signal.
L'accélération de mécanismes de dégradation internes aux composants peuvent
affecter les marges de bruit requises par l'application finale.
Il n'existe donc aucune certitude que dans un environnement donné et après une
certaine durée de vie, un système soit toujours conforme du point de vue de la CEM
ou de l'intégrité du signal.
Cette présentation décrit un cas d'étude consacré à l'effet du vieillissement sur
l'intégrité du signal d'un transceiver d'horloge utilisé sur un calculateur aéronautique,
soumis à des stress électriques et thermiques.
Dans un premier temps, l'évolution de paramètres électriques et temporels de ce
circuit est mesurée en fonction des conditions de stress. Le vieillissement conduit à
une modification significative de l'intégrité du signal. Plusieurs hypothèses sur
l'origine des dérives mesurées sont proposées.
La seconde partie de la présentation est consacrée à la modélisation de l'effet du
vieillissement sur l'intégrité du signal, basée sur le standard IBIS. L'objectif de ce
modèle est de prédire l'évolution dans le temps du profil temporel des signaux délivrés
par ce transceiver monté sur une carte quelconque, et in fine prédire l'évolution des
marges de bruit et temporelles.
15h10-15h35 A methodologic project to characterize and model EMC behavior of COTS
components after ageing.
André Durier, IRT St Exupéry – [email protected]
The constraints of space, avionics and automotive industries in terms of environment
requirements are severe and hard to achieve for suppliers who provide electronic
equipment to Original Equipment Manufacturers (OEM). With the development of
simulation tools, suppliers and OEMs use more and more modelling to assess the
risks of EMC non-compliance of their equipment and to validate compliance solutions.
However the requirements of test standards as CISPR25 [1] apply only to new
manufactured equipment. Following the current procedures of qualification, the
suppliers nor OEMs have the certainty that, in a given environment and after a certain
period of life, an equipment complies always with EMC requirements. The Figure 1
describes this problem called long term EMC.
No tool exists to predict the EMC changes during the life cycle of a system. The
purpose of this project is the development and the validation of a generic methodologic
platform to characterize and model components EMC behavior taking in account
ageing. The Figure 2 illustrates the targeted development flow using EMC simulation
to achieve EMC compliance in the long term.
Figure 1. Illustration of long term EMC
This flow requires the modeling of each parts of this equipment: electronic components
(active and passive), tracks, power plans, harness, connectors... A vast literature
exists on the modelling of these different elements and more or less established
techniques are proposed. The use of electrical and/or electromagnetic simulators
enables to calculate the levels of emission or immunity conducted or radiated by this
equipment and check its compliance towards an EMC specification.
Figure 2. Development flow using parameter adaptive model allowing equipment EMC
compliance prediction
The integration of the ageing parameter requires new information: the mission profile
giving the stress conditions and stress typical duration. From these ageing conditions
and an ageing model, it is possible to parameter IC EMC models as a function of time.
Using these parameter adaptive models, it becomes possible to predict the evolution of
EMC levels depending on the types and duration of stress. By integrating the
statistical dispersion between components, it becomes also possible to calculate the
probability of non-compliance EMC and therefore check whether EMC margins used to
offset the impact of ageing are sufficient or oversized.
16h00-16h20 Dégradation d'Optocoupleur à cause du processus de nettoyage des cartes
électroniques
Julien Le Helloco, MBDA – [email protected]
Suite à plusieurs cas de pannes rencontrés sur un double optocoupleur, une analyse
a été réalisée. D’un taux de panne de 1 pour 1000 sur un date code de 2013, le
nombre de panne a augmenté pour passer à 1 pour 3 pour certains date code de
2015.
L’expertise réalisée a montré qu’un optocoupleur plastique peut ne pas être étanche
au produit de nettoyage lorsque qu’il est nettoyé dans certaines conditions et que ce
produit de nettoyage corrode la LED en AsGa.
La perte étanchéité est due à une variation dans la fabrication des optocoupleurs, au
solvant utilisé et à la façon dont est réalisé le nettoyage. D’autres facteurs jouent un
rôle mineur également (comme le brasage…).
La corrosion de l’AsGa est activée rapidement avec la température et le phénomène
stabilisé après un étuvage de 12H à 120°C (ce que voit communément une carte dans
son pocess de fabrication à MBDA).
Cette défaillance est représentative des risques liés à des composants dont le
comportement évolue (sans indication de la part du fabricant), qui sont utilisés dans
nombreuses applications et qui impliquent de mettre en place des contrôles d’entrée
spécifiques et de réagir au plus vite en cas de défaillance.
16h25-16h45 Défaut de brasure d'une résistance sur un calculateur de Falcon 7X.
Frédéric Walbrou, BEA – [email protected]
Le Bureau d'Enquêtes et d'Analyses pour la sécurité de l'aviation civile (BEA) est
l'autorité française chargée des enquêtes de sécurité relatives aux accidents ou aux
incidents graves dans l'aviation civile. Le BEA conduit des enquêtes à la suite
d'accidents ou d'incidents en transport public et en aviation générale survenus sur
l'ensemble du territoire français. Il représente également l'État français dans les
enquêtes dirigées par un État étranger au titre de représentant de l'État de
conception, de construction, d'immatriculation, ou d'exploitation des aéronefs. Il est
également observateur dans certaines enquêtes lorsque l'accident a fait des victimes
françaises.
Le BEA a enquêté sur l’incident grave d’un Falcon 7X survenu lors de la descente vers
son aéroport de destination.
L’enquête a mis en évidence un défaut de brasure d’un composant sur une carte
électronique d’un calculateur qui a généré des commandes à cabrer incorrectes au
moteur contrôlant le plan horizontal réglable et qui a transmis au système de
surveillance, des valeurs indiquant un mouvement du plan horizontal dans la drection
opposée.
L’identification de cette défaillance technique était un élément parmi les nombreux
travaux de l’enquête. Le manque d’informations permettant de satisfaire les exigences
réglementaires qui imposent qu’une panne unique d’un composant en vol ne doit pas
conduire à un déroulement non commandé d’une commande de vol primaire a
également été analysé. La non-détection d’erreurs pendant le processus d’analyse de
sécurité lors de la conception du système a conduit le BEA à adresser des
recommandations de sécurité.
16h45-17h05 Défaut sur une résistance couche mince : défiabilisation sous l'effet de la
pression
Sandrine Feyrou, ZODIAC – [email protected]
Le but est de présenter les résultats d’investigation sur des résistances couches mince
utilisées dans des conditions environnementale bien au-delà des spécifications
d’environnement garanties par le fabricant (Vishay- Sfernice).
En collaboration avec Vishay-Sfernice, nous avons étudié la dégradation des
performances dans ces conditions environnementales sévères au départ d’un point de
vue macroscopique. Puis l'analyse de la cause racine nous a conduit à faire l’analyse
de l'intégrité de la couche de passivation et de la dégradation de couche résistive.
Suite à ces analyses, des améliorations ont été mises en œuvre et validées qui ont
augmenté la fiabilité du composant.
17h05-17h25 Etude de cas de panne sur un convertisseur DC-DC
Jérémie Dhennin, ELEMCA – [email protected]
Une vingtaine de convertisseurs DCDC en exploitation dans des cockpits d’avions est
constatée en défaut. Cette présentation montrera les différentes étapes de l’analyse de
défaillance réalisée. Les premiers essais ont permis de contrôler la signature électrique
du défaut, et une analyse du schéma électrique a orienté les étapes de localisation de
défaut, puis d’analyse destructive dans un second temps.
Ces premiers résultats ont permis d’identifier le composant défaillant. Des fissures
dans les brasures ont été constatées.
Des améliorations du procédé de brasure ont été réalisées afin de réduire la sensibilité
du convertisseur à ces défaillances. En parallèle de ces actions, le process de
réticulation de la résine d’enrobage des deux cartes du convertisseur a aussi été
optimisé, dans le but d’obtenir une température de transition la plus élevée possible.
D’autres analyses destructives ont été réalisées sur des convertisseurs en sortie de
production, en utilisant notamment une analyse par EBSD de la cristallographie des
joints, et ont montré une sensibilité aux contraintes plus importante des brasures
fines (<10µm).
Vendredi 10 juin
Session n°5 “ Analyse de défaillance des composants optoélectroniques ””
8h30-8h35
Introduction de la session
Gérald Guibaud, THALES Communications & Security –
[email protected]
Jérôme Favier, ULIS – [email protected]
8h35-8h55
Upscreening de LED COTS pour applications spatiales
Kateryna Kiryukhina, CNES – [email protected]
Dans le contexte d’une utilisation sur charge utile satellite, deux LED COTS à 335 et
240 nm ont été employées pour la calibration et les tests de bonne santé de
photomultiplicateurs.
Dans ces LED, une technologie GaN sur saphir est utilisée pour l’émission dans les
longueurs d’onde UV. Pour améliorer l’efficacité, le saphir est poli sur certains lots. Le
composant est packagé dans un boîtier TO-18 avec vitre plane transparente,
permettant une visibilité directe de la puce.
Un défaut sur l’un de ces composants a été rencontré au cours des tests instrument,
caractérisé par une absence d’émission lors d’un test fonctionnel. Dans cette
configuration, une inspection visuelle de la zone d’émission, localisée sous le substrat
en saphir transparent, a permis de réaliser le diagnostic de la défaillance à travers le
boîtier fermé. Plusieurs régions contenant des défauts de surface indiquant une
agression du type EOS (electrical overstress) ou ESD (electrostatic discharge) ont été
identifiées, cohérentes avec une signature de dégradation de la caractéristique
électrique.
Dans un deuxième temps, des essais d’upscreening spécifiques ont été proposés,
prenant en compte le défaut initial EOS / ESD ainsi que les autres faiblesses
technologiques mises en évidence au cours de l’analyse de ce composant et permettant
de garantir un choix fiable pour les modèles de vol. Ces essais ont été rendus
possibles par le packaging du composant dans un boîtier avec vitre plane
transparente, permettant une visibilité directe de l’assemblage à plusieurs niveaux,
jusqu’à l’épitaxie de la puce, à travers le boîtier fermé.
Inspection visuelle interne de la LED UV 335 nm.
9h00-9h15
Analyse de défaillance sur un fonctionnement intermittent d’une LED
NIR
Cédric Simphor, TE CONNECTIVITY – [email protected]
L’étude présentée portera sur un boitier époxy contenant 5 LEDs NIR de
caractéristiques différentes utilisées pour un capteur automobile. Les LEDs sont
reportées sur un lead frame (matrice Cu/Ag).
A ce jour, 3 modes distincts de défaillances entrainant la perte d’émission d’une LED
(pas toujours la même sur le capteur) sont identifiés :
• Délamination entre la colle argent et le lead frame (fissure sous la colle observable au
MEB de taille ~100nm) avec une forte occurrence
• Délamination du stitch de bonding avec une très faible occurrence
• Fonctionnement intermittent de la LED : OK à Température ambiante mais en défaut
à chaud lors de cycles thermiques -40/+85°C sans visualisation de crack. Ce dernier
mode sera le cas d’étude de la présentation.
La cause racine de la perte de continuité de ce dernier mode de défaillance reste à ce
jour inexpliquée. Les analyses réalisées à ce jour seront présentées. Les
caractérisations électro-optiques (I-V et P-I) et cross section ne mettent en évidence
aucun défaut. La vérification de l’étanchéité du boitier révèle une adhérence de la
résine époxy sur le lead frame et pads métallique faible. Deux hypothèses sur la
cause racine du défaut seront proposées : soit une continuité électrique de la colle
argent insuffisante suite aux contraintes mécaniques du boitier époxy, soit une
défaillance intrinsèque et intermittente de la puce LED non visible par cross section.
Inspection MEB sur cross section LED montrant un crack à l’interface lead frame colle Ag
9h20-9h40
Etude des mécanismes physique de défaillance de LEDs InGaN/GaN pour
l’éclairage public
Yannick Deshayes, Laboratoire IMS – [email protected]
La connaissance précise du temps à la défaillance et la fiabilité à long terme de
dispositifs à LEDs pour l’éclairage public est l’un des principaux objectifs actuels des
fabricants optoélectroniques ainsi que les utilisateurs. Pour évaluer ce défi, même
pour les assemblages complexes, le contrôle du processus, la conception et les
solutions technologiques doivent être optimisées pour garantir un minimum de
défauts pendant la durée de vie. L’évaluation de la fiabilité doit évoluer à partir des
tests accélérés classiques de dispositifs optoélectroniques, vers l’utilisation des lois
plus complexes en particulier basé sur la physique de défaillance et en tenant compte
de la dispersion paramétrique du procédé de fabrication. Pour comprendre et bien
simulé les lois de dégradation, il est nécessaire d’identifier et de comprendre les
mécanismes de défaillance des composants complexes en fonction des puces LED. La
première étape de cette étude est de pré-localisation des défauts dans la structure. Les
analyses électro-optiques ont été intensivement utilisées pour prédéfinir les zones
dégradées. Dans cet article, l’assemblage polymère des LEDs est critique compte tenu
de la dégradation photo-thermique de ce dernier. Dans ce cas, les analyses de
fluorescence spécifiques ont été utilisées pour identifier la cause de la dégradation.
Cette approche a l’avantage principal de faire une comparaison facile entre les
différents fabricants et les différentes technologies d’assemblage.
Evolution de l’état de l’art du packaging des LEDs InGaN/GaN pour l’éclairage public
9h45-10h05
Anticiper la fiabilité des composants pour répéteurs des câbles sousmarins à fibres optiques.
Un exemple : la diode laser monomode 980nm
Gilles Ughetto, Alcatel Lucent Submarine Networks – [email protected]
Dans les systèmes de télécommunications sous-marins, les modules de pompages
optiques à 980nm, utilisés pour fournir l’énergie aux amplificateurs optiques à fibre
dopée, sont réputés comme étant le composant le moins fiable. De ce fait, il fait l’objet
d’une attention toute particulière de la part de toutes les parties. En effet, les
répéteurs dans lesquels ils prennent place sont immergés jusqu’à 8000m de
profondeur et doivent fonctionner en continue pendant au moins 25 ans. Au-delà du
coût du répéteur lui-même, le coût de l’intervention marine et le cas échéant de
l’interruption du trafic de données ou du re-routage via un autre système peut
représenter plusieurs millions de dollars.
Ces modules, composés d’une diode laser à base d’AsGa couplée à une fibre optique
monomode dans un boîtier hermétique, sont devenus utilisables pour les applications
sous-marines, dès la fin des années 90, suite à l’amélioration de la tenue à la
puissance optique des facettes de la diode laser et la compréhension du phénomène de
dépôt hydrocarboné en l’absence d’oxygène. Le mode de défaillance prédominant était
désormais lié à une dégradation dans le volume de la diode laser (Bulk). Les essais de
vieillissements à plusieurs niveaux de contrainte en température, en courant et en
puissance optique ont permis de démontrer une défaillance de type aléatoire et
d’anticiper un taux de défaillance à la fin de vie du système. Les évolutions de
structure des diodes laser ont permis de continuer à repousser de plus en plus loin le
seuil d’apparition des défauts « facette » et de réduire le taux de défaillance dans le
volume du fait de l’allongement de la puce et donc de la diminution de la densité de
courant pour une même puissance optique délivrée.
Cependant, les modèle de fiabilité de type aléatoire ont eu de plus en plus de mal à
représenter de manière vraisemblable les observations lors des essais de fiabilité. Une
analyse plus détaillée de la défaillance, par l’observation des zones non-radiatives avec
des équipements de type EBIC, Electroluminescence ou Cathodoluminescence, ont
permis de classer les défauts dans le volume dans différentes catégories avec chacune
leur modèle de fiabilité. Ces modèles de fiabilité différenciés mettent également en
évidence des défauts de jeunesse ou des défauts d’usure, nous obligeant à
reconsidérer tout d’abord les conditions de déverminage, le dimensionnement des
essais accélérés et enfin les limites du produit.
Toujours plus loin dans l’analyse, non plus de la défaillance mais de la dynamique
lors de la défaillance, ce qu’on pensait être la cause peut s’avérer être une
conséquence, la cause première étant ailleurs. L’analyse de l’évolution de la répartition
du courant et de la température le long de la cavité laser au tout début de la
défaillance permettra une nouvelle avancée.
Coupe latérale d’une diode laser 980nm après défaillance – observation lame avec détecteur STEM