FPGA Soft-Core CPU

Offre de stage de fin d’études
FPGA Soft-Core CPU
ref. ENYX-INTERN-W16-HW-CPU
Depuis quelques années, les besoins d’accélération des traitements financiers se sont
accrus, avec l’apparition du trading entièrement électronique. Avec la démocratisation du
Cloud, la quantité de données échangées augmente fortement et l’accélération de
l’infrastructure de transport et traitement de données à l’aide des FPGA est devenue
indispensable aux opérateurs de marchés et aux opérateurs de télécommunications qui
souhaitent rester compétitifs.
Enyx conçoit et commercialise des solutions accélérées à base des dernières
technologies FPGA (Stratix V, Arria 10, Virtex7, Kintex UltraScale) majoritairement
pour le secteur de la finance de marchés et des télécommunications. Orientée vers
l’international et les technologies de pointe, Enyx conçoit des solutions intervenant dans
la construction de plateformes de trading haute performance et de réseaux d’échange de
données financières. Enyx commercialise également des technologies d’IP destinées au
monde du développement sur FPGA.
 Objet du stage
Enyx commercialise depuis Juillet 2015 des blocs de design FPGA (IP cores)
implémentant des stacks Ethernet 10G L4 complètes (TCP/UDP) destinés à
l’implémentation matérielle sur FPGA. Ces IP cores sont disponibles à la vente à travers
la majorité des vendeurs de cartes FPGA dans le monde à la fois pour des cibles Altera
et Xilinx. Au sein de l’équipe IP cores d’Enyx, vous participerez à l’étude des différents
processeurs Open Source implémentables sur cible FPGA, avec pour application,
l’intégration dans le core TCP/UDP pour le support des protocoles réseaux hauts
niveaux.
Le stage se déroulera en plusieurs étapes durant lesquelles vous réaliserez :
• Comparaison des processeurs Open Source existant suivant plusieurs critères :
o Performance
o Surface
o Chaine de compilation
o Configurabilité
o Debugging
• Intégration dans le flot de conception Enyx
• Intégration dans le core TCP/UDP pour le support du protocole IPv6
Le candidat sera épaulé par un architecte produit IP afin de faciliter l’intégration du
processeur dans un contexte client.
 Profil du candidat
Nous recherchons un étudiant passionné, capable de travailler en autonomie dans de
petites équipes sur des sujets hautement techniques. Il est préférable de maitriser le flot
de conception FPGA : Développement en Verilog/VHDL, simulation sous Modelsim et
synthèse. L’étudiant doit pouvoir montrer qu’il a développé durant ses études des projets
portant sur les technologies FPGA. Une expérience en C ou C++ est un plus.

formation
 lieu
 mots-clé
 rémunération
 durée
Ingénieur Electronique Bac+5
8 rue greneta, 75003, Paris.
Verilog, VHDL, Architecture CPU, Modelsim, C/C++, Linux
1400 Euros nets par mois
5 à 6 mois
Envoyez CV et lettre de motivation à [email protected]