Introduction

Transcription

Introduction

Architectures
A
hit t
avancées
é :
Introduction
Daniel Etiemble
d @l i f
[email protected]
Les ordinateurs : de 1946 à hier/aujourd’hui
• ENIAC (1946)
–
–
–
–
19000 tubes
30 tonnes
surface de 72 m2
consomme 140 kilowatts.
Horloge : 100 KHz.
– ≈ 330 multiplications/s
• Mon pportable ((2006))
– Intel Duo Processor 2GHz
– 1 Go DRAM, 100 Go disque
– 1, 9 kg
M1 Informatique 2012-2013
1
« Systèmes informatiques »
Systèmes embarqués ou enfouis
• “Ordinateurs” camouflés
Sony Playstation 2
Casio Camera
Watch
Nokia 7110 Browser
Phone
Philips TiVo Recorder
Philips DVD player
Prof. Stephen A. Edwards of Columbia
University
2
Les grandes classes de système
Caractéristique
Ordinateur de
bureau
Serveur
Enfoui/embarqué
Prix du
microprocesseur
100 à 1000 €
200 à 2000 € par
processeur
0,20 à 200 € par
processeur
Microprocesseurs
vendus en 2000
150 millions
4 millions
300 millions (en
ne comptant que
les 32 et 64 bits)
Critères
Prixperformance
Performance
graphique
Débit,
disponibilité,
extensibilité
Prix, puissance
dissipée,
performance
pour
l’application
Ventes des microprocesseurs
(fin du siècle dernier )
• Processeurs enfouis/embarqués
–
–
–
–
4 bits
bit : 2 milliards
illi d
8 bits : 4,7 milliards
16 bits : 700 millions
32 bits : 400 millions
• DSP (traitement du signal)
– 600 millions
• Généralistes classiques
– 150 millions
3
Gammes de processeurs
• Haut de gamme
• Contraintes
– Processeurs des PC et
serveurs
• Spécialisé
– Haut de gamme des
générations précédentes
Ex : MIPS, PowerPC « enfouis »
• Spécialisé
p
embarqué
q
–
–
–
–
–
Prix
Performance
Encombrement
Consommation
Temps réel
• temps d’exécution
déterministe ou non
– Faible consommation
– Temps réel
Les applications
•
•
•
•
•
•
•
•
•
Usage général
Calcul Scientifique
GRAPHIQUE
Traitement du signal
JAVA
Bases de données
WEB
Cloud
Enfoui et embarqué
4
“Roadmap” des applications enfouies
“Roadmap” du traitement enfoui
Source ITRS Design ITWG July 2003
Process Technology (nm)
Operation
p
voltage
g ((V))
Clock frequency (MHz)
Application
(MAX performance required)
Application
(Others)
130
1,2
150
x 40
90
65
45
32
1
0,8
0,6
0,5
300
450
600
900
Real Time Video Codec
Real Time Interpretation
Still Image Processing
MPEG4/CIF
Web Browser
TV phone (1:1)
TV phone (>3:1)
Electric mailer
Voice recognition (input) Voice recognition (operation)
Scheduler
Authentification (Crypto engine)
Processing Performance (GOPS)
0,3
2
14
77
461
Parallelism factor
1
4
4
4
4
Communication speed (Kbps)
64
384
2304
13824
82944
Energy Efficiency (MOPS/mW)
3
20
140
770
4160
Peak Power Concumption (mW)
100
100
100
100
100
St d b P
Stand-by
Power C
Concumption
ti ((mW)
W)
2
2
2
2
2
Battery Capacity (Wh/kg)
120
200
400
22
0,4
1200
2458
4
497664
24580
100
2
Performance
Efficacité énergétique (MOPS/mW)
Puissance dissipée
Capacité batterie
5
Exemple : industrie automobile
Hétérogénéité
Sources : C. Balle – Renault
Les moteurs de l’évolution
• Les contraintes économiques
– Lois
L i économiques
é
i
– Volumes de vente
MARCHE GRAND PUBLIC
PCs
Consoles
de jeux
C
j
Smartphones
Tablettes
Intel,
Intel Microsoft
Apple, Samsung
6
Le modèle économique Intel
Nouveau modèle plus performant tous les x années
Performance relative
40
30
20
10
0
0
1
Années
2
3
4
5
6
Disponible
7
8
9
10
Besoins
Un autre modèle économique
Performance supérieure aux besoins de « masse »
P f
Performance
relative
l ti
40
30
20
10
0
0
1
Années
2
3
4
5
Disponible
6
7
8
9
10
Besoins
Recherche des “killer applications”
7
Killer Application
Performance : Microprocesseur
Texécution = NI * CPI * Tc =
NI
IPC * F
Temps de cycle
Nombre de cycles/Instruction
10000
1000
CPU
100
Microarchitecture
((IPC))
F(MHz)
10
96
20
00
92
88
84
80
1
Technologie
8
DES EXPONENTIELLES
MICROPROCESSEURS
2 /1 5
2x/1,5an
CPU
Performance après 1987
Performance avant 1986
Fréquence d'horloge (MOS)
0%
Evolution/an
10% 20% 30% 40% 50% 60%
DES EXPONENTIELLES
MEMOIRES
2x/1,5an
0,5/10 ans
Bande passante
Latence
Quantité/Prix
Capacité
0%
Evolution/an
20%
DRAM
40%
60%
DISK
9
La loi de Moore
Transistors
par puce
108
256M
64M
Mémoire
Mi
Microprocesseur
107
4M
106
1M
256K
105
4K 16K
1K
80286
Pentium®
Pentium® II
Pentium® Pro
i386™
8086
103
102
i486™
64K
104
Pentium® III
16M
4004
8080
101
100
’70
’73
’76
’79
’82
’85
’88
’91
’94
'97
2000
Source: Intel
Processeurs Intel :
nombre de transistors l’année d’introduction
1000000000
Itanium2
P4
Nb de transistors
100000000
10000000
1000000
i486
100000
i286
10000
1000
PIIPIII
Pentium
Itanium2
Itanium
i386
8086
4004 8080
100
10
1
1965 1970 1975 1980 1985 1990 1995 2000 2005 2010
10
LES DIFFERENTIELS
10000
1000
CPU
100
Mémoire
10
20
000
98
96
94
92
90
88
86
84
82
80
1
Complexité croissante de la hiérarchie mémoire : L1, L2, L3, MP
Evolution des hiérarchies mémoire (1985-2000)
Bus spécial
a)
CPU
L1
cache
MP
d)
Bus système
+
386
b)
CPU
+
Caches L1
MP
Caches L1
Cache
L2
MP
PentiumII
Bus système
Bus système
Bus spécial
Pentium
c)
Cache L2
CPU
superscalaire
e)
CPU
Cache
superscalaire
+
L2
Caches L1
MP
Bus système
Pentium Pro
MP
RDRAM
CPU
superscalaire
+
Caches L1
Cache L2
Pentium4
Bus système
11
La densité de puissance
1000
Réacteur nucléaire
Watts/cm2
100
Trainée
fusée
Pentium® 4
Plat chaud
10
Pentium® III
Pentium® II
Pentium® Pro
Pentium®
i386
i486
1










* “New Microarchitecture Challenges in the Coming Generations of CMOS Process Technologies” –
Fred Pollack, Intel Corp. Micro32 conference key note - 1999.
Multiprocesseurs et puissance (d’après F. Anceau)
12
Le grand virage…
• Evolution des processeurs pour PC (Intel, AMD)
– D
De l’augmentation
l’
t ti de
d la
l ffréquence
é
d’h
d’horloge…
l
– Au parallélisme
• Hyperthread
• Multi-cœurs
Processeurs Intel et AMD : Multithread et Multiprocesseurs
Processeur
logique 1
Etat archit.
(registres)
Processeur
logique 2
Etat archit.
(registres)
Processeur
physique 1
Etat archit.
(registres)
Unités fonctionnelles
Unités
fonctionnelles
Caches
Caches
Mémoire principale
Processeur
physique 2
Etat archit.
(registres)
Unités
fonctionnelles
Caches
Mémoire principale
13
CPU et GPU
10000
T12
GTX285
8800 Ultra
GFLOPS
1000
GTX280
7800 GTX
8800 GTX
7900 GTX
6800 Ultra
100
10
Dual
core
P4
P4
Dual
core
P4
NVIDIA GPU
Xeon Westmere
Quad
Core 2
Duo
Intel CPU
0
-1
ja
nv
-0
ja
nv
-0
ja
nv
9
8
7
-0
6
ja
nv
-0
ja
nv
-0
5
4
ja
nv
-0
ja
nv
ja
nv
-0
3
1
Puissance et énergie
Energie
• “Capacité
p
à faire qquelque
q chose d’utile”
• Important pour
– Durée de vie des piles et batteries
– Facture d’électricité
• Mesurée au cours du temps
p
à la somme des capacités
p
et au carré
• Proportionnelle
2
de la tension (CV )
14
Les batteries
Batteries au lithium :
1992 : 90 Wh/kg,
g,
2000 : 140 à 160 Wh/kg .
2007 : de 190 à 200 Wh/kg.
Source : CEA
Puissance et énergie
Puissance
• Travail effectué par unité de temps
•
– Mesuré en Watts
P = CV2f
(: activité, C: capacités, V: tension, f : fréquence)
• “Mesurée” à sa valeur maximale
• Plus de puissance  Plus de courant
– Ne peut dépasser les contraintes de puissance maximale
disponible
• Plus de puissance  Température plus élevée
– Ne peut dépasser les contraintes thermiques
15
Evolution de la puissance
(à taille de puce constante)
250
100
Watts
200
150
Puissance utile
75
Puissance/cm2
50
100
25
50
0
Puissance (W/c
cm2)
Puissance fuite
~ puce 15mm
Fréquence
q
X 1.5
chaque génération
0




Limites:
1. Puissance dissipée,
2. Alimentation, et
3. Densité de puissance
Le spectre d’implémentation
Microprocesseur
Matériel
Reconfigurable
ASIC
– ASIC
• Haute performance – dédié à l’application
• Non modifiable
– Processeur
• Programmable
• Non dédié à l’application
– Matériel reconfigurable
• Bon compromis
16
Espace d’implémentation
17
Un grand défi : la réduction de l’énergie
consommée et de la puissance dissipée
• Effort à tous les niveaux
–
–
–
–
–
Niveau technologique
Niveau circuit/logique
Niveau architectural
Niveau algorithmique
Niveau système
Systèmes
multiprocesseurs
sur puce (MPSoC)
Méthodologies de conception
DSP
MMU
External Memory
IP
CORE D$
Engine I$
CONTROL BUS
IP
Platform
IP
IP
.
.
CONTROL BUS
.
Middleware / OS
Niveau d’abstraction consid
déré
IP
MEMORY BUS
Application
IP
Conception à base
de plateformes
RISC
CORE D$
Engine I$
SW
HW
RTL
RTL
TA
SW
Mers de processeurs
Portes
Blocs matériels
+ logiciel
Transistors
Mer de portes
Mer de transistors
Dessins de masques
Années
70’s
80’s
Années 90 (début)
Années 90 (fin)
2005+
18
Les écarts de productivité
• Évolution comparée du temps de conception d’un
circuit et du nombre de portes disponibles
Écart de productivité de conception
10,000
100,000
1,000
10,000
100
Transistors par 10
puce
1
(en millions) 0.1
0.01
Capacité des
circuits intégrés
Ecart
productivité
0.001
1000
100
10
1
Productivité
(K)Transistors par
Homme-Mois.
0.1
0.01
Où va l’effort de conception ?
Lo
ogiciel
Matériel
Source : IBS 2002
19
Les technologies du futur
• Les interconnexions devenant prédominante, jouer sur la fréquence
d’horloge n’est plus efficace
• La puissance de fuite devient plus importante que la puissance active
• La dispersion des composants augmentent (problèmes de conception, de
rendement)
• La conception traditionnelle “pire cas” devient trop pessimiste.
2.2
Performances relatives de l’inverseur (sortance 4)
2.0
1.8
fast process
T=-40degC
1.6
typ process
T=25degC
1.4
1.2
Performance
degradation!!!
1.0
slow process
T=125degC
0.8
0.6
0.19
CMOS180.17
0.15
CMOS12
0.13
0.11
CMOS090
0.09
CMOS065
0.07
0.05
20

Introduction

Transcription

Documents pareils

Nom Acer Aspire 5715Z-1A2G16Mi Intel Pentium

manuel utilisateur

Configuration de l`ordinateur

MANUEL UTILISATEUR

Evolution des microprocesseurs x86 - Microsystem

MANUEL UTILISATEUR

Pc Ultra Rapide - L`Univers Informatique

Configuration de l`ordinateur

guide des processeurs pentium principes te application resume