Proposition de thèse CIFRE: Contrôle de la variabilité des

Proposition de thèse CIFRE:
Contrôle de la variabilité des structures bidimensionnelles pour les niveaux
critiques des technologies 28 et 20nm.
Contexte :
La photolithographie est au cœur de la course à la miniaturisation des puces électroniques. Depuis de
longues années déjà, la loi de Moore est respectée et s’est traduit pour la photolithographie par l’avènement
successif de nouveaux procédés. Si jusqu’aux années 2000-2005 la réduction de la longueur d’onde (365nm
puis 248nm puis 193nm) permettait de suivre les besoins des designers sans révolution majeurs dans leur
domaine, l’échec de l’introduction de la longueur d’onde 157nm et le retard de l’arrivée de l’Extrême UV
(longueur d’onde 13.4nm) a contraint les ingénieurs en photolithographie à utiliser à l’extrême la longueur
d’onde 193nm et en parallèle les designers à adapter leur règles aux limites optiques ainsi induites.
Une première révolution majeure a pu se mettre en place vers les années 2004 pour l’introduction des
technologies 45nm, la lithographie immersion. Des optiques dites hautes ouvertures numériques (NA > 1)
ont pu être mises au point et ainsi permettre le développement des technologies 45/40/32/28. Cependant,
rester à 193nm et réduire continument les dimensions des circuits nous a finalement conduit à atteindre les
limites ultimes de ce que pouvait faire la lithographie.
Pour le 20nm, l’extrême UV n’étant toujours pas mature, les règles de design des circuits ont dû être très
sévèrement revues afin de suivre la loi de Moore tout en s’adaptant aux limites de la photolithographie
193nm via l’introduction des méthodes dites de double patterning.
Fig1 : Évolution des règles de dessin et de la résolution au cours du temps
La photolithographie, est aujourd’hui la technique la plus répandue pour une utilisation industrielle en
raison de sa capacité de fabrication à grand volume. L’opération consiste en l’exposition via une optique
réductrice d’une couche de résine photosensible au travers d’un réticule représentant le dessin d’un circuit.
L’objectif est de transférer son image dans l’empilement de la résine qui servira de couche sélective pour
une étape ultérieure (gravure, dépôt, dopage, implantation ionique…).
La capacité de ce procédé de transférer une information d’un design/mask à un wafer se traduit en partie
par l’équation suivante :
CD = k1 . λ / NA
Où:
•
•
•
CD = Critical Dimension (ou plus spécifiquement la moitié de la période minimale résolue)
λ = longueur d’onde de la source lumineuse utilisée
NA = ouverture numérique
Dans cette équation k1 est une constante qui définie en quelque sorte la difficulté d’atteindre le CD voulu.
Dans le jargon de la photolithographie nous serons amené à parler de photolithographie « low k1 » ou
« ultra low k1 » (définition à ne pas confondre avec la définition des propriétés diélectriques de certaines
couches minces), sachant que la valeur minimale théorie est de 0.25. k1 = 0.25 correspond pour un scanner
193nm immersion ayant un NA maximum de 1.35 à un pitch minimum de 72nm.
Plus on va se rapprocher d’une valeur de k1 de 0.25 plus le procédé sera exigeant à contrôler en ligne. Si on
considère les niveaux de designs définis par des lignes et des espaces, ce seront les premiers niveaux de
métallisation qui s’approcheront le plus de ces conditions hypercritiques.
Ainsi pour les technologies CMOS 28nm les métaux 1 à 5 utilisant un pitch de 90nm sont caractérisés par
un k1 de 0.31 qui est beaucoup plus agressif que la Grille par exemple qui avec un pitch de 113nm est
caractérisée par un k1 de 0.39. On parle ici de photolithographie low k1.
Pour le 20nm, avec un pitch de 64nm nous franchissons la barrière de k1 = 0.25 avec une valeur de 0.22
qu’il est impossible d’atteindre. Nos sommes en régime « ultra low k1 » qui imposera la séparation du
design à pitch 64nm en 2 étapes entrelacées à pitch 128nm ( k1 = 0.45) beaucoup plus « simples » d’un
point de vue optique mais extrêmement contraignant d’un point de vue alignement entre les deux étapes.
La figure 2 nous montre ce à quoi nous allons être confronté en 20nm. Nous voyons ici le « layout » du
niveau Métal 1 d’une standard cell critique designée au maximum de densité.
Fig2 : Design Métal1 d’une standard cell critique 20nm
(visualisation du design split inhérent au pitch 64nm)
Nous voyons ici plusieurs points critiques. La lithographie low-k1 (pitch 90nm) côtoie la lithographie ultra
low-k1 double patterning (pitch 64nm) et ce dans les deux directions sur des structures très variées et le plus
souvent à caractère bi-dimensionnel. La question qui nous est posée en tant qu’ingénieur photolithographe
est la suivante :
Comment sécuriser le contrôle du procédé de fabrication de tels designs sachant que les variations tolérées
seront de l’ordre de quelques nanomètres et très proches des performances ultimes des scanners ?
Les plans de contrôle de caractérisation et de sécurisation des procédés sont de plus en plus complexes. Ils
exigent des approches rationnelles sans quoi les coûts et les temps de cycles de fabrications seront tout
simplement prohibitifs. Si à ce jour des structures simples dites « monodimensionnelles » (réseaux
lignes/espaces, le caractère 1D étant défini par le schéma de diffraction) étaient utilisées pour monitorer les
procédés de fabrications des puces, cela ne peut plus être le cas pour ces procédés où la géométrie
complexe des designs « di-dimensionnelle » (toujours au sens diffractif du term) est devenue bien trop
critique.
Objectifs :
Dans ce contexte, le doctorant devra dans un premier temps bien comprendre le procédé de
photolithographie à savoir :
1. les phénomènes optiques en jeu concernant le transfert des motifs du réticule sur la plaquette de
silicium
2. les principes des contrôles de procédés avancés mis en place (DoseMapper, FlexWave, AGILE,
etc…)
Une fois cette phase terminée, il sera amené à passer une période de 3 mois sur le site d’ASML aux PaysBas (ASML étant le fabriquant des scanners immersions) afin de rencontrer les experts ASML dans le
domaine de l’imagerie optique.
Très rapidement lors de la première année le candidat contribuera à caractériser fondamentalement la
problématique du contrôle de procédés Métal en 28nm (à Pitch 90nm) afin de déterminer une approche
rationnelle pour le 20nm qui combinera les difficultés du « simple patterning Litho-Etch» du 28nm à Pitch
90nm et une nouvelle composante « double patterning Litho-Litho-Litho-Etch » introduisant une variable
alignement qui était jusqu’alors exclue de la problématique d’imaging.
La situation peut être résumé dans le tableau suivant :
Contrairement aux structures « 1D » les structures « 2D » présentent des caractéristiques et des
comportements singuliers les unes par rapport aux autres et notamment des effets décalages de focalisation
optimum qui réduise fortement la fenêtre de procédé optimale commune. Ces effets sont déjà en court de
caractérisations au sein de nos groupes OPC/RET ainsi que chez nos fournisseurs de scanners ASML et de
plateforme OPC (Brion/Mentor). Le candidat devra travailler conjointement avec d’autres doctorants en
OPC/RET et aussi métrologie et devra définir un modèle de la variabilité de telles structures afin de mettre
en place et consolider un plan de contrôle rationnel / fiable.
Organisation des travaux de recherche:
Ce travail de thèse se déroulera conjointement entre STMicroelectronics et un laboratoire qui reste à définir
(Physique générale, spécialisation optique) sous convention Cifre.
Le doctorant, intégré au sein du groupe lithographie R&D sera amené à travailler en interaction avec les
équipes d’OPC, de métrologie R&D ainsi qu’avec les experts ASML aux Pays-Bas avec lesquels
STMicroelectronics a établi de solides liens. Une période de 3 mois est prévue au sein du groupe advanced
imaging d’ASML Veldhoven.
Le point de départ sera le procédé Métal1 28nm qui est aujourd’hui déjà confronté aux problématiques 2D
litho-Etch et pour lequel des solutions appropriées doivent être mise en place avant la deuxième moitié
2013.
La deuxième phase sera l’intégration du procédé double patterning 20nm pour lequel les effets 2D se
combineront aux effets d’alignement.
L’établissement du modèle de variabilité se fera par :
•
•
•
L’utilisation d’outils de simulation optique pour l’évaluation des effets sur les dimensionnels
la compréhension des paramètres géométriques clés qui rendent telles ou telles structures hypercritiques (définition de hotspot simples ou composites)
l’analyse du comportement de ces structures « 2D » par rapport aux géométries « 1D »
usuellement utilisés pour calculer les corrections de procédés et contrôler ces mêmes procédés.
Comparaison des effets relatifs 1D vs 2D suite au déploiement de correction de type DoseMapper
(compensation effets Mask / Scanner / Etch), Flexwave (compensation du front d’onde dans le
scanner), AGILE (compensation intrafield de la focalisation …)
La mise sous contrôle se fera par:
•
La mise en place de nouveau protocole de caractérisation et de contrôle pour sécuriser la
fabrication de la puce.
• Définition de structures type permettant de monitorer en ligne le comportement des parties les
plus critiques du circuit.
Ce travail ne pourra être réalisé qu’avec une interaction poussée avec les autres ateliers et notre fournisseur
de scanner. Une bonne compréhension des contraintes de la fabrication en volume des puces un contexte
technique et économique agressif est primordiale.
Bibliographie :
Y. BORODOVSKY, “Lithography 2009: Overview of Opportunities,” SemiCon West (2009).
B.J. LIN et al.: “Here is Why” SPIE Press Optical Lithography 2010
CANTRELL G. R. et al.: "More than monitoring: Advanced lithographic process tuning", Proc. SPIE 8166
(2011)
B. LE-GRATIET et al. : « Integration and Automation of DoseMapper™ in a logic fab APC system. Application
for 45/40/28nm node.” Proc. of SPIE Vol. 8324, 83241Y · © 2012
B. LE-GRATIET et al. : “Investigation and mitigation of Field-edge CDU fingerprint for ArFi lithography for
45nm to sub 28nm logic nodes”. Proc. Of EMLC2012
J. FINDERS et al.: “Impact of Reticle Absorber on the imaging Properties in ArFi Lithography”, EMLC 2012.
8352-3
J. PLANCHOT et al.: “Full field lithographical verification using scanner and mask intrafield fingerprint”, Proc.
Of SPIE Vol. 8326 © 2012
C. BEYLIER et al.: “Demonstration of an effective flexible mask optimization (FMO) flow” Proc. Of SPIE Vol.
8326 © 2012
V. FARYS et al.: “Enabling 22-nm Logic Node with Advanced RET Solutions”, Proc. Of SPIE © 2011
ENGLISH job description:
28nm & 20nm technologies are pushing lithography process to its limits and even beyond by the introduction of
double patterning technics.
Logic design are by essence more complex than memories and for advanced CMOS LOGIC manufacturing we
face stringent requirement leading to compromises between design & processes. Metal layer for example are the
ones that will drive chip density and they are therefore at maximum density and complexity. Simple structures
called 1D are co-existing with complex ones called 2D which are showing extreme and not always similar
process behaviour.
The goal of this PhD works is to understand and characterize the patterning behaviour (Lithography + Etch) of
2D features with respect to 1D features in order to define an adapted process control strategy to secure
manufacturability of advanced chip designs in ultimately 20nm node.
In this context the PhD will be integrated to R&D lithography group in CROLLES300mm wafer fab and
working jointly with other PhD from other patterning area’s like metrology and Resolution Enhancement
Technic groups.
Phase1: Master optical mechanism occurring during pattern transfert from mask to silicon, and associated
advanced process control knobs developed by the industry
Phase2: Start PhD investigation on METAL1 28nm node comparing 2D versus 1D feature process behaviour.
Phase3: Setup variability model of 2D features for 20nm node Metal patterning (double patterning) where
Overlay will contribute as an new parameter for critical dimension uniformity.
During this works the student will use and need:
•
•
•
•
•
Optical simulation software to evaluate process effects on critical dimensions
Understanding of key geometrical figures that will contribute to drive a design to hypercritical situation
Variability analysis of some 2D features patterns vs 1D reference targets. Behavioral analysis of these
2D features with respect to advanced process correction tools used to control 1D patterns
Setup new characterisation protocol for 2D features
Select / Design 2D features for further process control.