5. PCB-Designer-Tag - Fachverband Elektronik
Transcription
5. PCB-Designer-Tag - Fachverband Elektronik
11:00 Vorstellung der neuen Themengruppe „High Speed Design“ innerhalb des AK Design Firma: Kaffeepause – Zeit für Gespräche Abt.: 10:30 PLZ/Ort: Prof. Dr. Rainer Thüringer, Technische Hochschule Mittelhessen in Gießen E-Mail: EMV-gerechtes Leiterplatten-Design – die Mechanismen verstehen – mit Aha-Effekten durch 3D-Feld-Animationen zur Signal- und HF-Ausbreitung Dipl.-Phys. Manfred Maurer, Mitglied des FED e.V. AK Design, Themengruppe High Speed Design 11:10 Signalintegritätsanalysen im High Speed Design Dipl.-Phys. Manfred Maurer 11:45 IBIS-Modellierung: Was ist das? Welche Unterstützung können wir geben? Dipl.-Phys. Manfred Maurer Mittagspause 13:00 Wer Luft- und Kriechstrecken im Design keine Beachtung schenkt, den kann der Schlag treffen! Norbert Löhr, FlowCAD EDA-Software Vertriebs GmbH 14:00 Ohne vertiefte Kenntnisse über Basismaterialien sind anspruchsvolle elektronische Baugruppen nicht zu realisieren! Dipl.-Ing. Roland Schönholz, ISOLA GmbH 15:00 Kaffeepause – Zeit für Gespräche 15:30 Fehlervermeidung beim Einsatz von µComponents Rainer Taube, TAUBE ELECTRONIC GmbH 16:30 Abschlussdiskussion 16:45 Ende der Veranstaltung Ein elektronisches Anmeldeformular, Hotelempfehlungen und eine Anfahrtsbeschreibung sind im Internet hinterlegt: www.pcbdesigner-tag.de 12:00 www.pcbdesigner-tag.de Termin: 20. Mai 2014 · Beginn: 8.30 Uhr · Ende: 16.45 Uhr Teilnahmegebühr: FED-Mitglieder: 320 € + gesetzl. MwSt. Nichtmitglieder: 380 € + gesetzl. MwSt. Veranstaltungsort: 5. PCB-Designer-Tag Vogel Convention Center (VCC) Max-Planck-Straße 7/9 · D 97082 Würzburg www.vcc-wuerzburg.de Expertenwissen für die Praxis Veranstalter: FED e.V. Alte Jakobstraße 85/86 · D 10179 Berlin www.fed.de 20. Mai 2014 Würzburg · Vogel Convention Center Kontakt: FED-Geschäftsstelle Telefon: +49 30 834 90 59 Telefax: +49 30 834 18 31 E-Mail: [email protected] ---> www.pcbdesigner-tag.de Eine Veranstaltung des 09816 09:30 Teilnahmebedingungen: Die Teilnahmegebühr enthält ausführliche Seminarunterlagen sowie Mittagessen und Pausengetränke. Nach Eingang Ihrer Anmeldung erhalten Sie eine Rechnung als Teilnahmebestätigung. Die Gebühr ist vor Veranstaltungsbeginn an den FED zu überweisen. Eine Abmeldung mit Rückerstattung (abzgl. 30 € Bearbeitungsgebühr) ist bis spätestens eine Woche vor der Veranstaltung möglich. Danach ist in jedem Fall der volle Beitrag zu zahlen. Der Veranstalter behält sich das Recht vor, das Seminar auch nach erfolgter Anmeldebestätigung unter Rückerstattung der Gebühren abzusagen. Bei Nichterscheinen oder verspäteter Abmeldung besteht kein Anspruch auf Rückerstattung der Gebühr. Selbstverständlich können Ersatzteilnehmer benannt werden. 5. PCB-Designer-Tag: aktuelle und künftige Anforderungen an das Design von Leiterplatten und Baugruppen Erika Reel, FED-Vorstandsmitglied – Geschäftsbereich Design A nmeld u n g p e r F a x : + 4 9 3 0 8 3 4 1 8 3 1 Informationen zum pcb design AWARD 2014 Ich bin FED-Mitglied 09:10 Name: Johann Wiesböck, ELEKTRONIKPRAXIS Dr. Stephan Weyhe, FED e.V. Vorname: Begrüßung Straße: 09:00 Tel./Fax: ab 08:30 Registrierung Ort, Datum, Unterschrift: Agenda: 20. Mai 2014, VCC Würzburg und 5. PCB-Designer-Tag Der Treffpunkt für alle, die im Leiterplattenund Baugruppen-Design eingebunden sind Das prägende Merkmal des PCB-Designer-Tages ist, dass Designer und Fachleute aus der Praxis für das Programm verantwortlich zeichnen und genau das macht den Reiz der Veranstaltung aus. Zudem referieren Praktiker für Praktiker, die sich des Stellenwertes spezifischen Wissens in einer Welt bewusst sind, in der die Komplexität der Aufgabenstellungen eine wachsende Tendenz aufweist. Referenten & Themen 5. PCB-Designer-Tag Erika Reel ist Mitglied des FED-Vorstands und verantwortet den Bereich Design. Nach 7-jähriger Tätigkeit als PCB Layouterin bei ABB in Turgi war Erika Reel 22 Jahre bei der Firma Omnisec AG in Dällikon, Schweiz, tätig. In der Entwicklung der hochzuverlässigen Nachrichtentechnik hat sie 10 Jahre die Elektronikkonstruktion und 10 weitere Jahre die Elektronik-und Mechanikkonstruktion geleitet. Der pcb design AWARD 2014 Einblicke und Informationen zu den Award-Kategorien, Terminen und Fristen, Form der Bewerbung, Preisverleihung im Rahmen des Festabends der 22. FED-Konferenz vom 18. bis 20. September 2014. Nutzen Sie die Möglichkeit, Ihr Können unter Beweis zu stellen! Prof. Dr. Rainer Thüringer, Technische Hochschule Mittelhessen Gießen Nach der Promotion in Physik arbeitete Prof. Thüringer 10 Jahre als Produktmanager und Technischer Leiter in der Leiterplattenkonstruktion und Baugruppenfertigung, insbesondere impedanzkontrollierter Leiterplatten für HighSpeed-Anwendungen. Seit 1993 vertritt er die Schwerpunkte Baugruppen- und Gerätekonstruktion sowie EMV in Lehre und Forschung an der Technischen Hochschule Mittelhessen in Gießen. Seit 1994 ist er Mitglied im FED. Nach langjähriger Mitarbeit als Fachbeirat für Aus- und Weiterbildung wurde er 2013 zum Vorstandsvorsitzenden des FED gewählt. Zudem ist er im Steering- und im Executive Committee des IPC-Designers-Council (USA) aktiv tätig. EMV-gerechtes Design – die Mechanismen verstehen – mit Aha-Effekten durch 3D-Feld-Animationen zur Signal- & HF-Ausbreitung Der Vortrag leitet mit den EMV-Mechanismen auf Leiterplatten ein: Was sind die Quellen der Hochfrequenz? Welche Strukturen wirken als Antennen und welche Felder entstehen dabei? Wie werden aus den digitalen Gegentaktströmen, die für die Funktion der Baugruppe benötigt werden, kritische Hochfrequenz-Gleichtaktströme und -Spannungen, die über Stecker und Kabel abstrahlen? An bildlichen Modellen wird gezeigt, wie durch EMV-gerechte Leitungsstrukturen die für den Betrieb erforderliche HF eingeschlossen werden kann. Dabei geht es um durchdachte Bauteile- und Steckerplatzierungen sowie Pinbelegungen, Wellenleiter-Konstruktionen und besonders um das richtige GND-Konzept mit und ohne Potentiallagen. Animierte Simulationen mit einem 3D-Feld-Simulator zeigen den wahren Verlauf der Signale und ihrer Rückströme über GND. Dipl.-Phys. Manfred Maurer hat mehr als 28 Jahre Erfahrung auf dem Gebiet der Signalintegrität und Elektromagnetischen Verträglichkeit. Innerhalb der Siemens AG betreute er sehr vielfältige Projekte auf den Gebieten von Großrechnern bis Chip-Layout auf Silizium und von graphischer Datenverarbeitung im Medizinbereich über Automotive Multimedia Verkabelung, Industriesteuer-Rechner bis zu Forschungssatelliten. Zudem hat er bei der Spezifikation der IBIS-Modell-Standards mitgearbeitet und sie mit Vorträgen im In- und Ausland bekannt gemacht. 2012 nahm er eine Lehrtätigkeit im Hochschulbereich an und ist als freier Berater unter anderen bei der HEITEC AG in München tätig. Signalintegritätsanalysen im High Speed Design Zwei Herausforderungen der aktuellen Baugruppenentwicklung bestehen in immer komplexeren Funktionen mit höheren Taktraten und gleichzeitig immer größerer Integrationsdichte. Um diese Randbedingungen zu erfüllen und auch noch rechtzeitig das Produkt auf den Markt zu bringen, wird es immer zwingender, schon während der Design-Phase die Robustheit der Schaltung durch Simulationen sicher zu stellen. Der Vortrag bringt einen Überblick zum „High Speed Design“– Begriff und den daraus folgenden Konsequenzen, die zwingend zur „Signalintegritätsanalyse“ führen. IBIS-Modellierung – Was ist das? Welche Unterstützung können wir in der Praxis geben? Die Standardisierung der Ein-/Ausgangstreiber-Modelle war sowohl für die Schaltkreis-Hersteller, als auch für die Anwender der digitalen Schaltungen der bedeutendste Schritt zur Durchsetzung der Simulation digitaler Baugruppen. Dieser Standard, genannt IBIS (I/O-Buffer Information Standard), enthält die Verhaltensbeschreibung des Treibers unter bestimmten Lasten. Die Simulationsergebnisse mit IBIS-Modellen sind im Rahmen der spezifizierten Lastbedingungen vergleichbar mit denen entsprechender SPICE-Modelle, brauchen dafür aber nur noch einen Bruchteil an Simulationszeit verglichen zur SPICE-Simulation. Der Vortrag gibt einen allgemeinen Überblick zum Thema der IBIS-Modellierung und zum aktuellen Stand der Simulations-Möglichkeiten mit IBIS-Modellen der Version 6.0. Norbert Löhr, FlowCAD EDA-Software Vertriebs GmbH war in seiner beruflichen Laufbahn für den CAD Flow an einem größeren Standort der Siemens AG verantwortlich. Dazu gehörte das Erarbeiten von sicheren Technologien und technischen Vorgaben im Bereich der Luft- und Kriechstrecke. Dann wechselte er vom Anwender zur Applikation, zunächst bei der Firma Innoveda und seit 2005 bei FlowCAD GmbH. Seine Schwerpunkte sind neben der Zuverlässigkeitsberechnung und Testabdeckung auch 3D-Lösungen, wie Starrflexible Leiterplatten in 3D Faltung, Luft- und Kriechstrecken-Berechnung und die 3D-Kollisionsüberprüfung im mechanischen Umfeld. Wer Luft- und Kriechstrecken im Design keine Beachtung schenkt, den kann der Schlag treffen! In seinem Vortrag geht es um die Herausforderungen, die auftreten, wenn Luft- und Kriechstrecken beachtet werden müssen. Bei komplexeren und miniaturisierten Schaltungen wird eine manuelle Prüfung mit unterschiedlichen Spannungsklassen schnell sehr aufwendig und fehlerträchtig. Gerade in Bereichen des Explosionsschutzes (ATEX) ist eine Überprüfung der technischen Vorgaben unabdingbar. Auch der Gesetzgeber hat zu diesem wichtigen Punkt weitergehende Vorschriften erlassen. Ganz besonders brisant wird das Thema, da der Gesetzgeber zwar die Mittel und Wege der Prüfung freilässt, aber gleichzeitig vorschreibt, dass die Prüfung mit allen technisch vorhandenen Möglichkeiten erfolgen muss. Mit dem Luft- und Kriechstreckenmodul in Nextra steht ein System zur Verfügung, das eine regelbasierende geometrische Abstandsuntersuchung in einer gemeinsamen e/m CAD-Datenbasis ermöglicht. Dipl.-Ing. Roland Schönholz, ISOLA GmbH Nach seinem Studium der Werkstofftechnik arbeitete er im Bereich Forschung der VSG Krupp Essen. Weitere Stationen waren: Leiter des Qualitätslabors, Leiter Engineering und Arbeitsvorbereitung bei ppe. Von 2003 - 2012 war er in unterschiedlichen leitenden Funktionen bei Würth Elektronik tätig. Seit 2012 zeichnet er als OEM Marketing Manager beim LeiterplattenBasismaterialhersteller ISOA GmbH verantwortlich. Vom Basismaterial zum Multilayer Die Vielfalt der Basismaterialien hat in den vergangenen Jahren sehr stark zugenommen. Hintergrund sind die steigenden Anforderungen an elektronische Baugruppen. Seien es höhere Temperaturen, schnellere Signalgeschwindigkeiten oder die thermische Zyklenbeständigkeit. Die richtige Auswahl des Basismaterials entscheidet darüber, ob eine Applikation im Einsatz den Anforderungen gerecht wird. Der Vortrag geht ein auf: • Basismaterialauswahl: Standard FR4 oder Hoch Tg?, Gefüllt oder nicht gefüllt, was bedeutet das? Welche Auswirkungen hat es? • Cu-Schichtdicken: Oz oder µm, wie dick ist das Kupfer nachher wirklich? • Glasgewebetypen • Kennzahlen: CTE, Tg, T260, T288. Wie werden sie ermittelt und was sagen sie aus? • Multilayeraufbau, sinnvolle Vorgehensweise und Möglichkeiten sowie auf Definitionen nach IPC 4101. Rainer Taube, TAUBE ELECTRONIC GmbH gründete 1986 nach 10-jähriger Tätigkeit als Fertigungsleiter sein eigenes Unternehmen in Berlin, das er bis heute verantwortlich leitet. Er blickt auf über 30 Jahre Erfahrung Fertigung von Leiterplatten-Design, Leiterplatten und Baugruppen zurück. Aufgrund seines geschätzten Fachwissens arbeitet Herr Taube in zahlreichen nationalen und internationalen Fachgremien mit und ist Vorstandsmitglied im FED. Fehlervermeidung beim Einsatz von µComponents Bottom Termination Components nach IPC-7093 sind die am schnellsten wachsende Bauteilfamilie und 500 µm ist inzwischen ein Standard-Rasterabstand für die Bauteilanschlüsse. Aufgrund vieler Gehäusevarianten und der teilweise extremen Größenunterschiede von Entwärmungsflächen und Signalanschlüssen ist eine fundamentale Kenntnis der Verarbeitungsrisiken die Voraussetzung für fehlerfreie und sicher zu verarbeitende Leiterplattendesigns. Der Vortrag zeigt die Risiken der Gehäusevarianten auf, gibt Hinweise für die Dimensionierung von Anschlussflächen und präsentiert neue Erfahrungen für die Voidminimierung in den Lötstellen von Entwärmungsflächen durch Optionen im Leiterplattendesign. Alle Informationen finden Sie unter: ---> www.pcbdesigner-tag.de