Analyse d`un Transistor a-Si:H TFT en Régime Dynamique

Transcription

REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE
MINISTERE DE L’ENSEIGNEMENT SUPERIEUR ET
DE LA RECHERCHE SCIENTIFIQUE
UNIVERSITE DE BATNA
FACULTE DES SCIENCES DE L’INGENIEUR
DEPARTEMENT D’ELECTRONIQUE
MEMOIRE
pour l’obtention du diplôme de
MAGISTER en ELECTRONIQUE
Option
Technologie des Composants Semi-conducteurs et
Dispositifs Photovoltaïques
Présenté par
SIHAM BELKACEMI
Soutenue le : 28 /
09 /2011, devant le jury :
Dr. N. BOUGUECHAL
Prof. Université de Batna
Président
Dr. Z. HAFDI
M. C. Université de Batna
Rapporteur
Dr. H. BOURIDAH
M. C. Université de Jijel
Examinateur
Dr. R. MAHAMDI
Examinateur
Dr. A. BENHAYA
Examinateur
Promotion 2009/2010
Avant tout, Je remercie Dieu tout Puissant de m’voir donné courage, patience et
force durant toutes ces années d’études. C’est grâce à lui que ce travail a pu être réalisé.
Je tiens à exprimer mes remerciements et ma gratitude à mon encadreur
* Mme Hafdi Zoubeida pour la confiance qu’elle m’a prodiguée, pour la direction de ce
travail, sans cesser de m’encourager et de me pousser vers les horizons de la recherche.
Je remercie très vivement toutes les personnes qui m’ont fait l’honneur d’accepter de
participer au jury de notre soutenance de mémoire :
Monsieur N .E . Bouguechal, Professeur à l’Université de Batna, pour l’honneur
qu’il nous fait en acceptant la présidence de notre jury,
Messieurs : R. Mahamdi, Professeur à l’Université de Batna, A.H. Benhaya,
Professeur à l’Université de Batna, H. Bouridah Maître de conférences à l’Université de
Jijel pour avoir accepté de participer au jury de notre mémoire.
Mes vifs remerciements pour tous ces membres pour m’avoir aidé à améliorer la
qualité du manuscrit.
Mes remerciements au département de Génie-Electrique de l’Université de Batna et à
tous les enseignants qui m’ont enseigné durant les années du cursus.
A mes très chers parents
A mes sœurs
A mes frères
A tous mes amis
A tous ceux qui me sont chers
SOMMAIRE
INTRODUCTION GENERALE
-1-
CHAPITRE PREMIER : LE SILICIUM AMORPHE
-4-
I.
Introduction
-5-
II.
Le silicium amorphe hydrogéné
-6-
II. 1. Rôle de l'hydrogène
-6-
II. 2. Particularités
-6-
II. 3. Caractérisation du silicium amorphe
-8-
II. 3.1. Caractérisation par ellipsométrie
-8-
II. 3.2. Caractérisation par spectroscopie Raman
-9-
II. 3.3. Caractérisation par AFM
-11-
II. 4. Le rayonnement électromagnétique et le silicium amorphe
-11-
II. 5. Applications
-12-
II. 6. Méthodes de déposition
-14-
III.
Propriétés électroniques du silicium amorphe
-16-
IV.
Densité d’états dans le silicium amorphe
-16-
CHAPITRE DEUXIEME : LES TRANSISTORS A EFFET DE CHAMP EN COUCHES
MINCES A BASE DE SILICIUM AMORPHE HYDROGENE
-20I.
Introduction
-21-
II.
Le transistor en couches minces
-21-
III.
Structures des transistors en couches minces
-23-
III. 1. Structure empilée (staggered)
-24-
III. 1. 1. La structure BCE
-24-
III. 1. 2. La structure TL
-25-
III. 2. Structure directe
-25-
III. 2. 1. La structure 2S
-26-
-27-
IV.
Matériaux des transistors en couches minces
-27-
V.
Caractéristiques des transistors en silicium amorphe
-28-
V. 1. Mobilité
-28-
SOMMAIRE
VI.
V. 2. Stabilité
-29-
V. 3. Réduction du coût
-29-
Régimes de fonctionnement du transistor amorphe
-29-
VI .1 Régime sous-seuil ou de faible accumulation
-30-
VI. 2. Régime au dessus du seuil ou de forte accumulation
-30-
VI. 3. Régime de transition
-30-
VI. 4. Régime cristallin ‘crystalline-like’
-31-
VII. Application dans la fabrication d’écrans à cristaux liquides
-31-
VII. 1. Présentation
-31-
VII. 2. Exemple de réalisation d’écrans plats à cristaux liquides à matrice active à
transistors amorphes (AMLCD)
-32-
a. Structure
-32-
b. Plaque TFT et commande l’affichage
-33-
VIII. Applications à l’imagerie médicale
-34-
CHAPITRE TROISIEME : MODELISATION DU TRANSISTOR a-Si:H TFT EN
REGIME DYNAMIQUE
-36I.
Introduction
-37-
II.
Motivation
-38-
III.
Récapitulatif du modèle statique
-41-
IV.
Hypothèse : L’approximation quasi-statique
-42-
V.
Présentation du modèle
-46-
V. 1. Circuit équivalent
-46-
Evaluation des proportions des charges côté source et côté drain
-51-
VI. 1. Evaluation de la charge côté source
-54-
VI. 2. Evaluation de la charge côté drain
-54-
VI. 3. Evaluation de la charge totale
-55-
VI. 4. Evaluation de la capacité intrinsèque grille-source
-55-
VI. 5. Evaluation de la capacité intrinsèque grille-drain
-56-
VI.
VII. Les différents régimes
-56-
VII.1.Régime linéaire
-56-
VII.2.Régime de saturation
-57-
VII. 3.Régime sous le seuil
-58-
SOMMAIRE
VIII. Résultats et discussion
-59-
IX.
Validation du modèle
-63-
X.
Perspective : Implantation du modèle
-74-
CONCLUSION GENERALE
-76-
BIBLIOGRAPHIE
-78-
LISTE DES FIGURES
Figure I. 1. Modèle de silicium amorphe. Chaque atome est dans un environnement
similaire au cristal alors que le matériau est pourtant bien désordonné.
-5-
Figure I. 2. Signal ellipsométrique d’une couche de silicium amorphe de 1µm
d’épaisseur déposée sur Titane.
-9-
Figure I. 3. Caractérisation de couches de silicium amorphe par spectroscopie
Raman (intrinsèque, dopé N, et dopé P).
-10-
Figure I. 4. Image AFM du silicium amorphe (a) Intrinsèque, (b) dopé N et (c) dopé
P.
-11-
Figure I. 5. Représentation de la chambre de déposition des couches de silicium
amorphe.
-15-
Figure I. 6. Liaisons pendantes.
-17-
Figure I. 7. Distribution de la densité d’états dans la structure cristalline (a) et la
structure amorphe (b).
-18-
Figure I. 8. Densité d’états localisés du silicium amorphe.
-19-
Figure II. 1. Structures des transistors amorphes, a) IS-BCE, b) IS-TL, c) NS-2S, d)
NS-3S.
-26-
Figure II. 2. Coupe schématique d'une cellule à cristal liquide à matrice actives.
-32-
Figure II. 3. Schéma de la matrice de transistors.
-33-
Figure II. 4. Schéma illustrant les éléments d’une AMFPI.
-34-
Figure II. 5. Matrice AMFPI à l’aide de TFT.
-35-
Figure III.1: Conceptual Framework for Analysis, Design, and Simulation.
-39-
Figure. III.2 : les variations de ft en fonction de tension de drain.
-45-
Figure III. 3. Variation de la fréquence de coupure en fonction de la vitesse de dépôt
du a-Si :H.
-46-
Figure III. 4. Structure du TFT utilisée.
-47-
Figure. III. 5. Un circuit équivalent au transistor étudié.
-47-
LISTE DES FIGURES
Figure. III. 6. Organigramme de calcul des capacités.
-60-
Figure III. 7. Capacité grille-source en fonction de Vds pour différents Vgs.
-61-
Figure III. 8. Capacité grille-source en fonction de Vgs pour différents Vds.
-61-
Figure III. 9. Capacité grille-drain en fonction de Vds pour différentes Vgs.
-62-
Figure III. 10. Capacité grille-drain en fonction de Vgs pour différents Vds.
-62-
Figure III. 11. Comparaison des capacités de grille normalisée (x = s (source), d
(drain), b (substrat)) du transistor MOS.
-63-
Figure III.12. Caractéristique théorique de la capacité de grille-source et de la
capacité grille-drain en fonction de la tension de drain.
-64-
Figure III.13. Capacité grille-source en fonction de Vgs.
-65-
-65-
Figure III. 15. Capacité grille-drain en fonction de Vgs pour Vds= 0V.
-66-
-67-
-67-
Figure III.18. Capacité grille-drain en fonction de Vgs pour Vds= 15V.
-68-
Figure III.19. Capacité grille-drain en fonction de Vds pour Vgs = 0 V.
-68-
-69-
-69-
Figure III. 22. Capacité grille-drain en fonction de Vds pour Vgs = 15 V.
-70-
Figure III.23. Capacité grille-source en fonction de Vds pour Vgs = 0 V.
-70-
-71-
-71-
-72-
LISTE DES FIGURES
Figure III. 27. Capacité grille-source en fonction de Vgs pour Vds = 0 V.
-72-
Figure III.28. Capacité grille-source en fonction de Vgs pour Vds = 5 V.
-73-
-73-
-74-
LISTE DES TABLEAUX
Tableau I. 1. Applications du silicium amorphe actuellement industrialisées avec les
caractéristiques et les avantages que procure ce matériau.
-13-
Tableau II. 1. Matériaux utilisés dans la fabrication des transistors en couches minces.
-28-
Tableau III. 1. Paramètres du transistor a-Si:H TFT adoptés pour calculer gm et ft.
-44-
Tableau III. 2. Paramètres du transistor a-Si:H TFT adoptés pour la simulation.
-59-
LISTE DES SYMBOLES
Symbole
Description
Unité
µn
Mobilité des électrons
ξs
Champ électrique à la surface
ψs
Potentiel de surface
ε
Constante diélectrique du silicium amorphe
εSiN
Permittivité d’isolant de grille
-
Cg
Capacité de grille
F
Cgd
Capacité grille-grain
F
Cgd0
Capacité de recouvrement grille-drain
Fcm-2
Cgdi
Capacité intrinsèque grille-drain
Fcm-2
Cgs
Capacité grille-source
Cgs0
Capacité de chevauchement grille-source
Cgsi
Capacité intrinsèque grille-source
Ci
Capacité de l’isolant de grille
d
Epaisseur d’isolant
A°
EF0
Niveau de Fermi en volume
eV
fT
La fréquence de coupure
Hz
Id
Courant de drain
A
g
Facteur de dégénérescence
cm-3eV-1
gd
Densité d’états profonds a E=Ec
cm-3eV-1
gt
Densité d’états de queue a E=Ec
cm-3eV-1
gm
La transconductance
k
Constante de Boltzmann
L
Longueur du canal
cm2V-1s-1
V/cm
eV
Fcm-1
F
Fcm-2
F
Fcm-2
S
eV K-1
µm
LISTE DES SYMBOLES
Nc
La densité d’états effective dans le silicium
amorphe
cm-3
Nf
Densité de charge de conduction
cm-3
q
Valeur absolue de la charge électronique
Qch
Charge du canal
Qd
Charge côté drain
C
Qg
Charge côté grille
C
Qs
Charge côté source
C
T
Température
°K
Td
Température des états profonds
°K
Tt
Température des états de queue
°K
Vch
Tension de canal
V
Vds
Tension drain-source
V
Vgs
Tension grille-source
V
Vs
Tension de la source
V
Vt
Tension de seuil
V
W
Largeur de grille
µm
C
Ccm-2
Introduction Générale
Analyse d’un a-Si:H TFT en Régime Dynamique
L’électronique grande surface est devenue un acteur important de l’industrie
électronique. Elle est soutenue par une forte activité de recherche, de développement et de
production et, est essentiellement localisée en Asie de l’est (Japon, Corée, Taiwan…).
Aujourd’hui, la principale application de l’électronique grande surface concerne l’affichage
(écrans plats), mais elle s’étend aussi au domaine des imageurs, comme par exemple les
imageurs à rayon X ou les capteurs d’empreintes.
Le dépôt de silicium amorphe hydrogéné (a-Si:H) par décomposition du silane dans un
plasma a été proposé pour la première fois par Chittick et al. en 1969 [1]. Contrairement au
silicium amorphe (a-Si), le matériau obtenu était semi-conducteur. En effet, le silicium
amorphe compte une densité de défauts (liaisons pendantes) de ~ 1019 cm–3, ce qui rend tout
dopage et toute utilisation impossible. L’incorporation d’hydrogène dans le matériau passive
les liaisons pendantes à hauteur de ~ 1015 cm–3, lui conférant des propriétés semi-conductrices
[01].
Aujourd’hui, ce matériau est utilisé sous forme de couches minces pour des dispositifs
tels que les transistors en couches minces (TFTs pour Thin-Film Transistors) et les cellules
solaires. Il dispose en effet de propriétés optoélectroniques adéquates pour la conversion
photovoltaïque bien que le rendement d’une cellule solaire basée sur ce matériau soit plus
faible que ce que l’on peut obtenir à base de silicium cristallin.
Contrairement aux transistors en silicium monocristallin, la technologie transistors
couches minces, est parfaitement compatible avec ce type d’applications pour des raisons
technologiques et économiques. En effet, non seulement il est impossible d’intégrer ces
applications sur une tranche de silicium monocristallin (limitation actuelle des tranches à des
diamètres de 300mm) mais aussi le coût de fabrication est prohibitif pour des applications de
type grand public. Or, aujourd’hui, il est courant d’utiliser des substrats TFT de plus de 2m
pour les écrans plats. De plus, le processus de fabrication des transistors en
silicium
monocristallin atteint des températures élevées (1000°C environ) alors que celle des TFTs
n’est que quelques centaines de °C, donc compatible avec les substrats en verre de faible coût
voire avec certains substrats plastiques [02].
-2-
En parallèle à l’extension de la technologie couches minces, il y a eu une forte
demande de modèles qui pourraient prédire le comportement des TFT une fois implantés dans
un circuit. C’est dans ce contexte que vient cette étude qui a pour objectif de prédire le
comportement dynamique d’un transistor en couches minces à base de silicium amorphe
hydrogéné. Elle vient compléter une étude antérieure [03], où l’on a pu développer un modèle
statique dans lequel a été présentée une étude théorique détaillée du comportement du
transistor dans ses différents régimes de fonctionnement lorsqu’il est soumis à une
polarisation continue. Dans notre travail nous suggérons donc un modèle dynamique qui
analyse d’une manière détaillée le comportement du TFT en régime dynamique. A travers la
proposition d’un circuit équivalent à la structure étudiée, nous avons calculé les expressions
des différentes capacités inhérentes au silicium amorphe. Le modèle est validé par le biais de
quelques simulations illustratives.
L’organisation de notre manuscrit consiste en trois chapitres :
Dans le premier, nous rappelons les propriétés physiques et électriques du silicium
amorphe hydrogéné, voire ses propriétés électroniques ainsi que ses différents domaines
d’applications.
Le deuxième chapitre est consacré à l’étude théorique du transistor en couches minces
et ses différents régimes de fonctionnements. Sont aussi présentés les différentes structures de
transistors en couches minces avec une description succincte de deux exemples : réalisation
d’écrans plats à cristaux liquides à matrice active à transistors amorphes (AMLCD pour
Active Matrix Liquid Crystal Display) et application à l’imagerie médicale (AMFPI pour
Active matrix flat-panel imager).
Enfin, le troisième chapitre est consacré à la présentation du modèle dynamique établi.
Il s’agit d’une étude théorique détaillée du comportement du transistor amorphe en couches
minces en régime dynamique. Nous proposerons un modèle analytique dans lequel nous
avons suggéré pour chaque régime de fonctionnement, des démarches pour établir les
expressions des différentes capacités du transistor inhérentes au silicium amorphe.
-3-
CHAPITRE PREMIER
Le Silicium Amorphe
CHAPITRE PREMIER : Le Silicium Amorphe
I.
Introduction
Le silicium est à la base de l'industrie de l'électronique. En général, on l'utilise sous
forme de cristal, où tous les atomes sont bien placés, en rang, à l'infini. Toutefois, il arrive que
des erreurs de positionnement se produisent, introduisant des défauts dans cet ordre cristallin.
Ainsi, il peut arriver qu'un atome manque, laissant un trou dans le cristal, qu'on appelle
lacune. Il se peut aussi qu'un atome en trop soit forcé de se placer dans un espace libre dans le
cristal, formant un interstitiel.
Comment identifier un défaut dans un matériau désordonné? La question se pose dans
le cas du silicium amorphe, une autre phase du silicium, qui est utilisée dans les écrans plats à
cristaux liquides par exemple.
Dans ce matériau, les atomes ne sont plus alignés, mais s'ordonnent plutôt de manière
aléatoire en ne respectant qu'une seule règle : chaque atome de silicium ne doit avoir que
quatre atomes voisins, tout comme dans le cristal.
En plus d'avoir une importance technologique certaine, le silicium amorphe représente
un système modèle pour tous les matériaux désordonnés tels que les verres et les polymères.
Figure. I. 1. Modèle de silicium amorphe. Chaque atome est dans un environnement
similaire au cristal alors que le matériau est pourtant bien désordonné.
-5-
II. Le silicium amorphe hydrogéné
Le silicium amorphe hydrogéné (a-Si:H) est un matériau issu de la famille des semiconducteurs; cette forme de semi-conducteurs a été découverte vers le début des années
soixante; dans un premier temps elle n’était pas utilisable car elle avait beaucoup trop de
défauts, mais vers la fin des années soixante, Chittick observa qu’en déposant le silicium
amorphe par un plasma de silane (SiH4), plus de 99.9 % des défauts étaient saturés par
l’hydrogène [04], ce qui rendait ce matériau utilisable comme semi-conducteur. Dès cette
découverte, il fit l’objet de recherches intensifiées. La recherche de nouvelles ressources
énergétiques, ainsi que de nouvelles applications en font un matériau actuellement encore en
pleine évolution.
II. 1. Rôle de l'hydrogène
Dans le cas du silicium, on est parvenu à l'obtention d'un matériau amorphe à faible
densité de défauts. La fabrication du silicium amorphe à partir de la décomposition par plasma
du silane a permis la production de films ayant une résistivité supérieure de plusieurs ordres
de grandeurs par rapport à ceux obtenus précédemment par évaporation de silicium
polycristallin sous ultravide. Des résultats similaires obtenus en pulvérisation cathodique
réactive en présence d'hydrogène mirent en avant le rôle primordial joué par l’hydrogène [05].
Ce rôle peut être grossièrement compris en constatant que l'hydrogène forme avec le
silicium des liaisons covalentes fortement énergétiques (3,3 eV contre 2,3 eV à la liaison SiSi). De plus sa faible taille lui permet de venir saturer les liaisons insatisfaites sans créer de
déformations importantes du réseau silicium [05].
II. 2. Particularités
Le silicium amorphe est un matériau souvent comparé au silicium cristallin car il est
formé du même matériau (le silicium), et qu’il fait aussi partie de la famille des semiconducteurs.
-6-
Par contre, il se distingue de son “cousin” cristallin par des avantages...
la possibilité de le déposer sur de très grandes surfaces (~m2) à des basses
températures (en dessous 250°C) : Ce qui se traduit industriellement par un faible coût
de production.
la possibilité de le déposer sur des surfaces non planes ou souples: intéressant pour la
déposition sur cylindres ou sphères (axes de symétrie).
il peut être déposé sur différents substrats : Ceci veut dire qu’il est potentiellement
compatible avec plusieurs technologies et que son champ d’applications peut être
étendu facilement (par exemple sur plastique afin de concevoir des écrans flexibles)
[06].
facilité de fabrication et technologie basse température (<300°C).
bon coefficient d’absorption dans le visible : Cette propriété est une des causes de son
utilisation comme matériau détecteur dans les cellules solaires.
bonne résistance aux radiations : Il est amorphe, il a déjà des défauts.
compatible avec les circuits intégrés déjà déposés : Il peut être utilisé soit pour faire le
lien entre des circuits intégrés déjà déposés, soit pour être déposé directement sur
d’autres circuits réalisés en silicium amorphe.
Il n’est pas sensible au champ magnétique : Les détecteurs dans la physique des
particules de haute énergie sont soumis à un champ magnétique afin de courber leurs
trajectoires (le but est de séparer le vecteur de l’énergie en deux : une composante
normale et une longitudinale).
Il est photodétecteur : La détection (aujourd’hui) est faite par scintillation, c'est-à-dire
la particule traversant un cristal, cède de l’énergie qui est convertie en un signal
lumineux, ce signal est récupéré par un photodétecteur. En utilisant le silicium
amorphe hydrogéné, le photodétecteur devient détecteur.
-7-
peu de dégradation par les rayons X
bande interdite (gap) plus élevée (1,7 eV contre 1,1 eV pour le silicium cristallin), qui
permet d’obtenir des courants inverses dans l’obscurité plus faibles.
... et des inconvénients :
beaucoup de défauts dans la structure,
faible mobilité des porteurs libres.
Il est difficile d’obtenir de grandes épaisseurs de silicium amorphe hydrogéné (50µm
nécessaire) : La particule perd une partie de son énergie par chocs multiples avec les
atomes de la couche détectrice (pour le silicium cristallin cette énergie perdue est de
l’ordre de 3.6 eV par µm d’épaisseur, c’est une énergie très faible par rapport à
l’énergie de la particule qui est de l’ordre du GeV). La difficulté dans la croissance des
couches épaisses est due à la foi à des problèmes de stress mécanique et à la difficulté
de garder une très faible densité de défauts dans le gap [07].
II. 3. Caractérisation du silicium amorphe [07]
Après cette rapide présentation du silicium amorphe et de ces avantages et défauts, nous
présentons ici de manière succincte les principaux outils de caractérisation des couches
minces.
II. 3. 1. Caractérisation par ellipsométrie
L’ellipsométrie est une technique de caractérisation optique des matériaux. En
récupérant le signal de réflexion de la lumière incidente sur la surface de l’échantillon, elle
mesure l’indice de réfraction réel et imaginaire du matériau à partir desquels, les informations
sur la composition du matériau ainsi que les épaisseurs des différentes couches sont extraites.
La figure I.2 montre la partie réelle et la partie imaginaire de la constante diélectrique d’une
couche de silicium amorphe déposée sur un substrat en verre.
-8-
Figure I. 2. Signal ellipsométrique d’une couche de silicium amorphe de 1µm
d’épaisseur déposée sur Titane [07].
II. 3. 2. Caractérisation par spectroscopie Raman
La spectroscopie Raman est également une technique de caractérisation appropriée pour
l’étude de la structure des couches minces de silicium [08]. Elle permet d’accéder à une
estimation pertinente de la fraction amorphe, de la fraction cristalline, de la taille des
cristallites et également du stress dans le matériau.
La diffusion Raman tient son nom du physicien indien, Sir Raman, qui mit en évidence
en 1928 un phénomène particulier de la diffusion lumineuse et obtint le prix Nobel de
Physique en 1930. En pratique ce phénomène consiste en une interaction lumière-matière
mettant en jeu différents niveaux d’énergie vibrationnels d’une molécule ou d’un réseau
d’atome.
-9-
Après excitation par la lumière et passage à un niveau de plus haute énergie, le système
revient sur le niveau électronique initial, soit sur un autre niveau vibrationnel d’énergie plus
grande ou plus faible et le photon émis aura une fréquence différente, plus ou moins grande
selon les niveaux concernés. C’est ce changement de fréquence qui constitue l’effet Raman. Il
est de très faible intensité, de l’ordre de la millionième partie de la lumière diffusée. Ainsi le
spectre du rayonnement diffusé est constitué par un ensemble de raies où les fréquences de
ces raies sont généralement exprimées en nombre d’onde (cm-1) et qui seront rapportées à la
raie excitatrice prise comme origine. Ces valeurs sont reliées aux énergies de vibration dans la
molécule et dépendent des atomes mis en jeu, des constantes de force et donc des distances
interatomiques, des structures cristallines, etc. En conclusion, le spectre Raman est une
empreinte vibrationnelle du composé qui permet son identification au niveau moléculaire ou
cristallin.
Le silicium amorphe a une empreinte vibrationnelle qui présente un pic relativement
large à 480cm-1 [07] alors que le silicium monocristallin présente lui, un pic très fin à 520 cm1
.
Dans la figure I.3 est présenté le spectre des intensités Raman pour trois couches de
silicium amorphe (Intrinsèque, dopé N et dopé P) où apparaît le pic à la bonne fréquence.
Figure I. 3. Caractérisation de couches de silicium amorphe par spectroscopie Raman
(intrinsèque, dopé N, et dopé P) [07].
-10-
II. 3. 3. Caractérisation par AFM
La caractérisation par microscope à force atomique (AFM) a pour but de déterminer
l’état de surface de la couche et la taille des grains du silicium déposé en cas de présence de
structure cristalline. Sur la figure I.4 nous remarquons par comparaison que la rugosité de la
couche intrinsèque I est plus grande que celle de la couche N et qui à son tour est plus grande
que celle de la couche P.
Figure I. 4. Image AFM du silicium amorphe (a) Intrinsèque, (b) dopé N
et (c) dopé P [07].
II. 4. Le rayonnement électromagnétique et le silicium amorphe [09]
Les caractéristiques du a-Si:H décrites ci-dessus en font un semiconducteur intéressant
dans de nombreuses applications de détection du rayonnement électromagnétique.
-11-
Le cœur du spectre électromagnétique qui est intéressant pour des applications
d’imagerie est sa partie visible (1.8-3.1 eV), le a-Si:H étant sensible à cette zone du spectre.
Similairement à l’œil humain, le a-Si:H, a une réponse maximale dans le vert.
Les photons d’énergie inférieure à 1,8 eV se situent dans l’infrarouge. Comme un
semiconducteur n’absorbe presque pas les photons d’énergie inférieure à son ‘’gap’’ optique,
le a-Si:H (Eg = 1.8 eV) n’est pas sensible à l’IR. Une certaine absorption de l’IR est possible à
travers les états présents dans la bande interdite.
Cette particularité est utilisée afin de caractériser la qualité d’une couche de a-Si:H. En
effet il existe différentes méthodes de mesure d’absorption indirecte qui permettent d’obtenir
les valeurs du coefficient d’absorption du a-Si:H dans l’IR (notamment à 1.2 eV).
En déposant une couche mince avec un ‘’gap’’ optique plus petit (<1.8 eV) la sensibilité
dans l’infrarouge augmente. L’utilisation d’alliages amorphes contenant du germanium (aSiGe:H, 1.1 à 1.7 eV selon contenu de Ge) ou de silicium microcristallin (µc-Si:H, 1.1 eV)
permet de satisfaire à cette condition.
Le a-Si:H absorbe également fortement les photons dans la partie ultraviolette du
spectre (> 3.1 eV). Ceci constitue une difficulté, car l’UV s’absorbe en surface du détecteur
dans la couche dopée. A cause de la mauvaise qualité de ces dernières, les photons UV
recombinent en grande partie et sont perdus. De plus la couche utilisée comme contact avant
doit être optimisée afin d’être transparente à l’UV, ce qui n’est pas toujours évident. En
optimisant certaines couches du détecteur (épaisseur, ‘gap’ optique), une bonne sensibilité
dans l’UV reste toutefois atteignable.
Les rayons X couvrent la gamme de 100 eV à 100 keV et les rayons γ couvrent le
spectre avec une énergie de plus de 100 keV.
II. 5. Applications
Après comparaison des avantages multiples du silicium amorphe et des inconvénients
cités ci-dessus, il ne faut pas conclure que ce matériau va remplacer le silicium cristallin dans
un proche avenir. Par contre, il est possible de tirer parti de certains avantages de ce matériau
-12-
afin de développer de nouvelles applications pour lesquelles le silicium cristallin ne peut être
ou est difficilement utilisable: principalement les technologies qui nécessitent de grandes
surfaces.
Tableau I. 1: applications du silicium amorphe actuellement industrialisées (sauf pour les
détecteurs de rayonnement, en cours de développement) avec les caractéristiques, et les
avantages que procure ce matériau [04].
Applications
Caractéristiques
Avantages
Xérographie
Matériau photoconducteur
directement déposé sur le cylindre
- bonne photoconductivité
- peut être déposé sur de grandes
surfaces
- peut être déposé sur une surface
non plane (cylindre)
Téléfax
Détecteurs optiques en ligne,
couvrant la largeur d’une page A4
(la focalisation de l’image n’est
plus nécessaire)
- grande surface
- excellente absorption de la
lumière visible
- bonne résistance mécanique
Structure de diodes p-i-n
- comparable aux téléfaxs
- grandes surfaces
- excellente absorption du spectre
solaire
Matrices de TFTs (Thin Film
Transistors)
- grande surface
- possibilité de déposer des TFTs.
- bonne résistance aux radiations
- grandes surfaces
- surfaces non-planes
Détecteurs
optoélectroniques
Cellules solaires
Ecrans plats
Détecteurs de
rayonnements
La plus connue de ces applications est la cellule photovoltaïque; utilisée le plus souvent
dans des alimentations qui nécessitent de petites puissances, ce type de cellule solaire est
assez répandu dans les calculatrices, les montres ou les chargeurs de batteries. De tels
dispositifs sont réalisés par une structure de diode, la mise en contact de deux couches dopées
provoque la création d’un champ électrique. Les couches dopées amorphes sont de mauvaise
qualité (beaucoup de défauts), les charges créées dans ces couches ne pourront pas être
collectées (car la recombinaison domine). La couche intrinsèque est donc nécessaire afin que
les paires électron-trou responsables de l’effet photovoltaïque puissent être collectées.
-13-
Les trois autres applications actuellement en production industrielle grandissante sont:
les applications téléfax: il est possible de structurer une ligne de détecteurs qui couvre
la largeur de la page (l’optique de focalisation n’est plus nécessaire)
les applications de Xérographie (photocopie et impression laser): tant pour les
photocopieuses que pour les imprimantes laser, le silicium amorphe est actuellement utilisé
dans certains modèles de la firme Canon comme matériau photoconducteur; il a le grand
avantage d’être mécaniquement beaucoup plus résistant que ses concurrents, qui sont en
général le sélénium amorphe, ou des semi-conducteurs organiques. Dans cette application, la
surface photoconductrice sert également de support au toner, elle devra être mise en contact
direct avec la feuille (lors du transfert du toner); l’utilisation d’un matériau beaucoup plus
résistant mécaniquement augmente de façon non négligeable la durée de vie du dispositif
(durée de vie prolongée d’un facteur 10 environ).
les écrans plats (technologie TFT): le silicium amorphe est actuellement utilisé de plus
en plus dans la confection d’écrans d’ordinateurs portables; la possibilité d’utiliser de grandes
surfaces, ainsi que la technologie des transistors en couches minces (TFT), rend cette dernière
application pratique réalisable avec le silicium amorphe.
L’application détecteurs de rayons n’est pas encore industrialisée, elle existe
actuellement sous forme de prototypes, mais un développement très avancé de certaines
firmes (Xérox, Philips, Siemens-Tompson,...) permet d’envisager une application pratique
dans un futur proche.
II. 6. Méthodes de déposition
Il existe différentes méthodes de déposition de couches de silicium amorphe; une des
premières à avoir été utilisée était l’évaporation thermique. Le matériau déposé était de très
mauvaise qualité, plein des défauts et non utilisable. La méthode de déposition qui a été
découverte par la suite (actuellement très largement répandue) est la déposition par plasma
(figure I. 5). L’échantillon sur lequel la couche va être déposée est introduit dans une chambre
à vide et chauffé (150-300 °C); après avoir effectué un vide poussé, un gaz (le silane SiH4) est
introduit dans la chambre. L’application d’un champ électrique suffisant permet une
-14-
ionisation du gaz (plasma) et les molécules ionisées peuvent se déposer sur le substrat et
former une couche.
Figure I.5. Représentation de la chambre de déposition des couches
de silicium amorphe [09].
Pour déposer des couches, le processus est extrêmement simple, puisqu’il suffit
d’ajouter des gaz dits “dopants” (diborane ou phosphine) dans la chambre pendant la
déposition.
-15-
III. Propriétés électroniques du silicium amorphe
L’intérêt du silicium amorphe réside surtout dans les points suivants :
Ce matériau est essentiellement constitué de silicium, élément de base en
électronique.
La préparation se fait par des techniques telles que la pulvérisation cathodique
ou l’évaporation thermique à basse température (400 °C).
Les techniques d’élaboration utilisées permettent aussi la préparation de films
isolants: nitrures ou oxydes, dans le même appareillage.
IV. Densité d’états dans le silicium amorphe
La description des propriétés électroniques du silicium amorphe commence par la
distribution énergétique des états électroniques. Dépendamment de leur énergie et de leur
caractère, ces différents états déterminent le transport électrique dans les structures à base de
silicium amorphe [10,11].
L’arrangement des atomes dans le silicium amorphe n’est pas régulier. En effet, des
distorsions apparaissent dans le réseau, induisant une distribution des états électroniques, ce
qui se traduit par l’apparition d’états localisés dans la bande interdite, en haut de la bande de
valence et en bas de la bande de conduction. Ils forment ce que l’on appelle les queues de
bande. D’autres parts, ces distorsions peuvent devenir suffisamment importantes pour
empêcher une liaison de se former et ainsi donner lieu à des liaisons insatisfaites que l’on
appelle également liaisons pendantes figure I. 6 [02].
-16-
Figure I.6. Liaisons pendantes.
D’une manière plus exacte, la notion de bande interdite est plutôt remplacée par celle de
seuils de mobilité Ec et Ev. Ces seuils sont définis comme séparant les états localisés dus aux
défauts correspondants aux énergies comprises entre Ec et Ev, pour lesquels la mobilité des
porteurs est quasiment nulle, des états délocalisés correspondant à des énergies supérieures à
Ec et inférieures à Ev, pour lesquelles la mobilité des porteurs n’est pas nulle.
L’origine de ces défauts est double:
la présence d’impuretés dans le réseau, qui peut être souhaitée dans le cas d’un
dopage, comme pour un matériau monocristallin,
les défauts de structure du matériau qui sont liés à la variation de la géométrie
des liaisons Si-Si (longueur, angle) et à la rupture de ces liaisons Si-Si qui
donnent lieu à des liaisons pendantes.
La figure I. 7 montre le passage de l’état cristallin, caractérisé par des bandes de
conduction et de valence bien marquées, séparées par une bande interdite pouvant contenir
des états discrets (en faible nombre, associés aux défauts ponctuels ou impuretés du matériau)
à l’état amorphe, caractérisé par une densité d’états qui chute quasi-exponentiellement avec
l’énergie aux extrémités des bandes de valence et de conduction.
-17-
Figure I. 7. Distribution de la densité d’états dans la structure cristalline (a)
et la structure amorphe (b) [09].
Il est à noter que dans les matériaux amorphes, le désordre de structure rend le dopage
difficile. Avec les matériaux amorphes hydrogénés, l’hydrogène vient saturer les liaisons
pendantes et abaisse la densité des états profonds d’une manière considérable. Il entraine alors
une meilleure efficacité du dopage.
De ce fait, l’allure de la densité d’état est donnée par la figure I. 8 pour décrire le
silicium amorphe [12]. On distingue ainsi deux types d’états; les états délocalisés et les états
localisés dont:
les états de queues de bandes généralement attribués à des défauts légers comme les
défauts de géométrie dans les liaisons Si-Si,
les états profonds dus aux liaisons Si-Si pendantes.
Les états localisés dans la partie supérieure du gap énergétique se comportent comme
des états accepteurs, alors que les états de la partie inférieure se comportent comme des états
donneurs. Les états donneurs sont chargés positivement quand ils sont vides et neutres
lorsqu’ils sont pleins. Les états accepteurs, eux, sont neutres quand ils sont vides et chargés
-18-
négativement lorsqu’ils sont pleins. Comme le montre la figure I. 8, les états localisés peuvent
être accepteurs et se diviser en états de queue accepteurs et états profonds accepteurs; ou
donneurs et se diviser en états de queue donneurs et états profonds donneurs.
Figure I. 8. Densité d’états localisés du silicium amorphe [03]
Il se trouve que la distribution des états localisés n’est pas symétrique [12], avec plus
d’états donneurs qu’accepteurs. La position EF0 du niveau de Fermi dans le silicium amorphe
uniforme, intrinsèque et déterminée à partir de la condition de neutralité est plus près du bord
de la bande de conduction Ec. On donne les valeurs de 86 meV pour E2 et 129 meV pour E4.
EF0 est à 620 meV en dessous de la bande de conduction [12]. Dans certains travaux [13], il a
été démontré que la densité d’états profonds présente une forme en cloche dont le maximum
est centré à environ 0.6 eV en dessous de Ec.
-19-
CHAPITRE DEUXIEME
Les Transistors à Effet de Champ en
Couches Minces à base de Silicium
Amorphe Hydrogéné
CHAPITRE DEUXIEME : Le Transistor A Effet De Champ En Couches Minces A Base De Silicium
Amorphe Hydrogéné
I.
Introduction
Le domaine des couches minces possède un vaste champ d'applications très diverses
dont certaines sont déjà bien établies comme la microélectronique, l'optique, la mécanique, la
chimie et d'autres en pleine expansion comme la biologie, la micro et nanotechnologies.
Comme exemples d’applications, on peut citer :
l'optique, pour les couches anti-reflet, les filtres, l’affichage écrans plats et les
applications ophtalmiques,
la biologie, pour les microcapteurs biologiques, les biopuces, et les matériaux
biocompatibles,
la mécanique, pour la tribologie et le durcissement,
des micro et nanotechnologies, pour les capteurs mécaniques et chimiques, la
microfluidique, les actionneurs, les détecteurs, l’optique adaptative et la
nanophotonique.
II. Le transistor en couches minces
Le transistor en couches minces (TFT pour Thin-Film Transistor) faisant partie de ce
domaine très vaste est une sorte spéciale de transistor à effet de champ fait en déposant des
couches dont l’épaisseur peut varier de quelques couches atomiques à une dizaine de
micromètres. Ce dépôt successif de plusieurs couches minces (quelques centaines de
nanomètres) est constitué principalement de diélectrique, un semi-conducteur (souvent du
silicium) et des couches métalliques pour constituer les contacts. Le TFT se distingue ainsi du
transistor MOSFET par la nature de son canal de conduction et par sa technique de fabrication
qui permet de l'intégrer sur différents types de supports.
Dans le domaine industriel, les TFTs sont actuellement très utilisés pour fabriquer
l'électronique d'affichage (circuits pixels ou de commande) des écrans plats à matrice active à
base de cristaux liquides (AMLCD) ou de diodes organiques électroluminescentes
(AMOLED). Sur ces écrans chaque pixel intègre un circuit composé d'un ou plusieurs TFTs.
-21-
Amorphe Hydrogéné
Le TFT a une fonction d'interrupteur (cas en AMLCD) ou de source de courant (cas en
AMOLED). Pour réaliser ces circuits il existe deux technologies de fabrication des TFTs,
l'une utilise du silicium amorphe hydrogéné (a-Si:H TFT) alors que l'autre utilise du silicium
polycristallin (poly-Si TFT).
Le transistor à effet de champ en couches minces à base de silicium amorphe (a-Si:H
TFT) s’est imposé comme un des meilleurs composants actifs pour l’adressage de tels écrans.
La technologie couches minces à base de silicium amorphe (a-Si:H) est due à trois principales
applications industrielles qui l’utilisent:
les cellules solaires,
les écrans plats à cristaux liquides
les circuits intégrés au silicium.
Les principaux avantages de cette technologie sont [03]:
L’abondance de silicium amorphe comme matériau de base utilisé avec des
matériaux non toxiques,
la possibilité de dépôt sur de grandes surfaces,
la possibilité, avec ce procédé à basse température, d’utiliser des substrats bon
marché comme le verre,
la possibilité d’utiliser les techniques conventionnelles de photolithographie et de
gravure pour la fabrication de transistors couches minces.
-22-
Amorphe Hydrogéné
III. Structures des transistors en couches minces [03]
Dans la fabrication d’un transistor en couches minces à base de silicium amorphe on
doit tenir compte de certains paramètres adaptés en premier lieu à son utilisation, pour
l’adressage d’écrans plats essentiellement, tels que:
l’homogénéité et l’uniformité de dépôt de la couche semi-conductrice,
la qualité électronique des interfaces,
la qualité des couches de contact avec les électrodes source et drain, c. à d.
épaisseur de la couche n+ a-Si:H et ordre des dépôts,
et enfin, l’épaisseur de la couche de silicium amorphe.
Selon que le métal de grille est déposé au dessus ou au dessous de la couche de l’isolant
de grille, deux principaux types de structures se présentent: la structure empilée et la structure
coplanaire. La réalisation de l’une ou l’autre des deux catégories nécessite le dépôt des
différents types de couches suivants:
les couches d’ITO (Indium Tin Oxide) pour les électrodes transparentes,
les couches semi-conductrices de silicium amorphe intrinsèque et de silicium
amorphe dopé n+,
les couches isolantes: isolant de grille et couches de passivation,
les couches métalliques: métal pour l’électrode de grille et métal pour les
électrodes de source et de drain.
Dans ce qui suit nous présentons brièvement les structures les plus utilisées en essayant
de dégager leurs principaux avantages et inconvénients en termes aussi bien performance du
transistor que complexité de réalisation technologique, [14, 15, 16].
-23-
Amorphe Hydrogéné
III. 1. Structure empilée (staggered)
La structure empilée inversée (Inverted staggered) est la plus utilisée. Elle possède la
densité d’états d’interface entre l’isolant de grille et la couche de silicium amorphe la moins
élevée. Elle doit son nom à l’emplacement de la grille du transistor qui se trouve sous l’isolant
de grille. La figure II. 1 illustre les versions de cette structure. La première version, appelée
BCE (Back-Channel Etched) est représentée sur la figure II. 1(a), alors que la deuxième
version, représentée sur la figure II. 1(b), est appelée structure TL (Tri Layered).
III. 1. 1. La structure BCE
Dans cette structure, la séquence de fabrication est la suivante
dépôt et gravure du métal de grille du transistor,
dépôt de l’isolant de grille, du silicium amorphe intrinsèque, du silicium amorphe
dopé et gravure de ces dépôts empilés,
dépôt et gravure de la couche d’ITO pour la définition de l’électrode transparente
qui commandera le point élémentaire de l’écran,
dépôt et gravure des métaux pour la définition de la source et du drain,
gravure de la couche de silicium dopé,
dépôt d’une couche de passivation (SiN) pour le contrôle de l’interface du fond de
canal.
Il s’est avéré que la gravure de la couche de silicium dopé au dessus de la couche de
silicium intrinsèque devient une opération très délicate après réalisation des électrodes source
et drain. On a donc tendance à déposer une couche de silicium intrinsèque suffisamment
épaisse pour faciliter cette gravure. Dans ce cas il devient nécessaire, pour le contrôle de
l’interface du fond de canal, de déposer une couche de passivation.
-24-
Amorphe Hydrogéné
III. 1. 2. La structure TL
Pour la réalisation de cette structure, les étapes suivantes sont nécessaires:
dépôt et gravure du métal de grille,
dépôt de l’isolant de grille, du silicium amorphe intrinsèque et de la couche de
passivation de l’interface du fond de canal,
gravure de la couche de passivation du fond de canal,
dépôt du silicium amorphe dopé et gravure de l’empilement silicium
intrinsèque/silicium dopé,
dépôt et gravure du métal pour la source et le drain du transistor,
gravure de la couche de silicium dopé,
dépôt et gravure de la couche d’ITO,
dépôt d’une couche de passivation.
Quoiqu’elle exige une étape de photolithographie supplémentaire, cette structure
présente l’avantage d’avoir une interface de fond de canal mieux contrôlée par rapport à la
structure précédente. Cette structure, avec une fine couche de silicium amorphe, donne
généralement une mobilité élevée. La mobilité maximum obtenue est inférieure à 2 cm2/Vs.
III. 2. Structure directe
Dans cette structure, la grille du transistor se trouve au dessus de l’isolant de grille. Elle
présente l’avantage d’être simple, facile à réaliser et les transistors à base de cette structure
semblent présenter de bonnes performances électriques, notamment la mobilité de champ, la
tension de seuil et la pente sous le seuil [17]. Deux variantes (figures II. 1(c) et II.1(d)) de
cette structure sont utilisées: la structure à deux niveaux de masquage, dite structure 2S (Two
Steps) et la structure à trois niveaux de masquage, dite structure 3S (Three Steps).
-25-
Amorphe Hydrogéné
Elle nécessite la séquence de fabrication suivante:
gravure de la couche d’ITO pour la définition de la source et du drain du
transistor,
dépôt de l’empilement silicium amorphe intrinsèque, silicium amorphe dopé,
isolant de grille et métal de grille,
gravure du métal de grille,
gravure
de
l’empilement
silicium
amorphe
dopé/silicium
amorphe
intrinsèque/isolant de grille.
Dans cette structure, la couche de silicium dopé doit être suffisamment fine pour ne pas
dégrader le fonctionnement du transistor quand il est en état bloqué, et suffisamment épaisse
pour assurer une bonne qualité électronique des contacts avec les électrodes de source et de
drain.
Figure II. 1. Structures de transistors amorphes:
a) IS-BCE, b) IS-TL, c) NS-2S, d) NS-3S [03].
-26-
Amorphe Hydrogéné
Comme le montre la figure II. 1(d), cette structure comporte une couche métallique
supplémentaire de chrome qui joue le rôle de masque optique pour la réduction de l’effet de la
lumière sur le courant du transistor en état non passant. La séquence de réalisation en est la
suivante:
dépôt et gravure du métal de chrome, pour le masque optique,
dépôt d’une couche isolante,
séquence de la structure 2S.
Beaucoup d’autres variantes [17, 18, 19] de fabrication ont été proposées et constituent
aujourd’hui un véritable débat concernant l’optimisation de réalisation et l’interprétation des
résultats expérimentaux les plus importants au perfectionnement du fonctionnement du
transistor en couches minces.
IV. Matériaux des transistors en couches minces [03]
Le tableau II. 1 résume la liste des matériaux communs à la fabrication des transistors
en couches minces. Malgré que le silicium amorphe comporte beaucoup de défauts, il reste le
matériau le plus utilisé pour les TFT dans la fabrication des écrans plats à cristaux liquides, et
ceci pour les avantages suivants:
le processus de dépôt est très simple. Il ne nécessite que le silane, l’hydrogène et
l’hélium,
la température de dépôt est basse et beaucoup moins élevée que la température de
ramollissement du verre,
il peut être uniformément déposé sur de larges surfaces,
la qualité de l’interface entre le semi-conducteur et le diélectrique de grille peut très
bien être contrôlée,
les caractéristiques des transistors obtenus s’adaptent bien à la fabrication de larges
écrans,
-27-
Amorphe Hydrogéné
en plus, la technologie, bien connue et maîtrisée, du silicium cristallin est directement
transférée à celle du silicium amorphe.
Tableau II. 1. Matériaux utilisés dans la fabrication des transistors en couches minces.
Semi-conducteurs
Diélectriques
Métaux
Contacts Ohmiques S/D
Substrats
a-Si:H, μc-Si, poly-Si, CdSe, SiC, Ge, GeSi, Te, In, Sb
SiNx, SiOx, SiOxNy, TaOx, AlOx, a-SiC:H
Ta, Mo, Ta/Mo, Cr, Cr/Ni, Ti, Al, Cu, ITO
N+, μc-Si n+
Verre, plastique, acier inoxydable
Les diélectriques de grille les plus utilisés sont le nitrure de silicium, SiNx, le dioxyde
de silicium, SiO2, l’oxynitride de silicium, SiOxNy et leurs différentes combinaisons. Il s’est
avéré que les propriétés de surface et de volume des diélectriques de grille affectent beaucoup
les caractéristiques des transistors [20, 21], telles que tension de seuil, mobilité et rapport de
courants Ion/Ioff. Les diélectriques sont aussi utilisés pour la passivation et la protection du
canal. Il a été montré [14, 22] que la composition et les charges fixes aux interfaces affectent
le courant de fuite.
Les métaux utilisés sont, bien sûr, ceux ayant la plus haute conductivité. En plus de
l’aluminium, le cuivre, etc…, l‘Indium Tin Oxyde (ITO) est le métal de pixel le plus
favorable à cause de sa haute transmittance de lumière. Elle est voisine de 300 µΩcm.
V.
Caractéristiques des transistors en silicium amorphe [03]
V. 1. Mobilité
La performance des afficheurs à très haute résolution est essentiellement déterminée par
la mobilité des TFT des pixels. C’est la raison pour laquelle les TFT à mobilité élevée sont
avantageux. En plus, on veut éviter le besoin de montages externes aux circuits intégrés, de
pilotes de lignes et de colonnes. Pour les premiers, une mobilité de 10 cm2/V.s est amplement
suffisante, alors que pour les seconds, elle doit être de 100 cm2/Vs. Pour les lignes et les
colonnes multiplexées une légère amélioration de ce paramètre serait suffisante [23].
-28-
Amorphe Hydrogéné
V. 2. Stabilité
Ce paramètre est devenu très important dans le cas de dépôt de TFT à basse température
sur des substrats polymères, de TFT utilisés dans les drivers à base de multiplexeurs et de
TFT pour l’adressage de diodes organiques électroluminescentes pour la réduction de
dissipation de puissance due aux effets de charges capacitives. En effet, Ces TFT présentent
un problème sérieux qui consiste à un décalage de la tension de seuil quant il est soumis à une
polarisation continue pendant une longue durée. L’on essaye maintenant de trouver des
solutions à ce problème non seulement en améliorant la qualité du matériau amorphe et de
l’interface isolant/semiconducteur amorphe, mais aussi en trouvant des solutions non
conventionnelles aux circuits en couches minces pour la compensation des limitations
inhérentes au silicium amorphe et remédier à sa haute résistivité [24, 25, 26, 27].
V. 3. Réduction du coût
La solution aux deux paramètres mobilité et stabilité est la fabrication à basse
température et sur des substrats larges et pas chers. Une des approches est le dépôt de films
minces amorphes recristallisés.
VI. Régimes de fonctionnement du transistor amorphe [03]
Avant de présenter la structure du TFT étudié, il serait intéressant de décrire
brièvement, les différents régimes de fonctionnement du transistor. En effet, la relation entre
les caractéristiques du TFT et les propriétés électriques et physiques du silicium amorphe,
entre autres la densité des états localisés, doit être clarifiée avant le développement de tout
modèle théorique. Ces régimes opérationnels sont régis par la position du niveau de Fermi,
EF, par rapport au bas de la bande de conduction, près de l’interface isolant/semi-conducteur.
Cette position est modulée, comme pour un transistor cristallin, par effet de champ. Ces
régimes ont d’abord été étudiés par Shur et Hyum [29], Shur [28] et Lee et al. [12].
-29-
Amorphe Hydrogéné
VI .1 Régime sous-seuil ou de faible accumulation
Ce régime correspond à des tensions de grille inférieures à la tension de seuil. La
presque totalité de la charge induite est localisée aussi bien au niveau des états profonds dans
le gap du silicium amorphe, qu’au niveau des états de surface à l’interface isolant/a-Si. En
faisant augmenter la tension de grille, plus d’états sont remplis et le niveau de Fermi à
l’interface se déplace de plus en plus vers la bande de conduction. En conséquence, la
concentration des porteurs mobiles dans la bande de conduction augmente.
VI. 2. Régime au dessus du seuil ou de forte accumulation
En faisant augmenter encore plus la tension de grille, le niveau de Fermi entre dans les
états de queue. L’énergie caractéristique de la variation des états de queue est inférieure ou
comparable à l’énergie (KT) à la température ambiante. Ainsi, une fois le niveau de Fermi est
dans les états de queue, la plupart de la charge est induite dans les états au dessus de EF. Dans
ce cas, le décalage de ce niveau avec la tension de grille est considérablement faible par
rapport à celui du niveau de faible accumulation. D’après Shur et Hyum [29] il y a deux
différences importantes entre ce régime dans le transistor amorphe et le régime de forte
accumulation dans les transistors MOS cristallins:
dans les a-Si:H TFT, la plupart de la charge déduite est toujours dans les états de
queue avec seulement une fraction qui va dans la bande de conduction,
et le niveau de Fermi se déplace plus près de la bande de conduction entrainant une
augmentation dans la mobilité de champ avec la tension de grille,
alors que dans le MOSFET cristallin [30], pratiquement toute la charge induite dans le
canal apparait dans la bande de conduction.
VI. 3. Régime de transition
Dans ce mode d’opération, une augmentation de la charge induite encore plus
prononcée entraîne un remplissage presque total des états de queue à l’interface isolant/a-Si.
Le niveau de Fermi frôle le bas de la bande de conduction. Une augmentation de la
charge induite sera partagée entre la charge qui va dans la bande conduction et la charge
-30-
Amorphe Hydrogéné
induite dans les états de queue loin de l’interface isolant/a-Si. La fraction de la charge mobile
est d’abord faible puis elle augmente avec la tension de grille.
VI. 4. Régime cristallin ‘crystalline-like’
Dans ce mode de fonctionnement, la presque totalité de la charge induite va dans la
bande de conduction et la mobilité d’effet de champ est de l’ordre de la mobilité de bande. La
tension de grille nécessaire pour atteindre ce régime est de l’ordre de 50 à 100V pour un aSi:H TFT ayant un isolant de 1000Å d’épaisseur et une permittivité relative d’environ 3.9
[12]. Comme ces tensions sont très élevées, un changement dans les propriétés du matériau et
de l’isolant peuvent être établi pour diminuer ces valeurs comme utiliser un isolant de grille
de plus forte constante diélectrique et plus forte tension de claquage.
VII. Application dans la fabrication d’écrans à cristaux liquides
L’écran à cristaux liquides (LCD pour liquid crystal display) est le principal composant
des moniteurs plats. Il est utilisé principalement depuis la fin des années 1990 en noir et blanc
puis en couleur depuis les débuts des années 2000 dans les téléphones portables, les
ordinateurs personnels, les télévisions, les ordinateurs de bord pour les avions et les voitures.
Son principal avantage est sa faible consommation d’énergie.
VII. 1. Présentation
Il emploie la polarisation de la lumière par des filtres polarisants et par la biréfringence
de certains cristaux liquides en phase nématique, et dont on peut faire varier l’orientation en
fonction du champ électrique. Du point de vue optique, l’écran à cristaux liquides est un
dispositif passif : il n’émet pas de lumière, sa transparence varie, et il doit donc être éclairé.
D’abord disponible en monochrome et de petite taille, il est utilisé dans les calculettes et les
montres du fait de sa faible consommation électrique ; il permet actuellement d’afficher en
couleurs dans des dimensions dépassant un mètre, en diagonale. Il a supplanté le tube
cathodique dans la plupart des applications, sauf en très haute définition lorsque la palette des
couleurs doit être précise et fidèle, et dans les environnements difficiles (comme lors de
températures inférieures à 5 C).
-31-
Amorphe Hydrogéné
VII. 2. Exemple de réalisation d’écrans plats à cristaux liquides à matrice active à
transistors amorphes (AMLCD)
Beaucoup d’études qui ont fait l’objet d’investigations dans le domaine de la
technologie TFT-LCD ont été publiées. Toutes ces publications traitent de l’adressage et du
pilotage de matrices actives à base de silicium amorphe hydrogéné. Cet adressage est réalisé
en plaçant des éléments actifs (transistors ou diodes) sur la surface interne de l’afficheur.
L’avantage majeur de cette méthode est que l’adressage et l’écriture au niveau du LCD
deviennent deux opérations distinctes. En effet, chaque ligne peut être écrite très rapidement;
l’information écrite est gardée par l’élément actif. Alors que le reste des lignes est adressé.
Pour comprendre ce principe d’adressage et d’écriture, nous allons présenter d’une manière
succincte la structure d’un écran plat à cristaux liquide réalisé avec la structure la plus simple
qu’est la structure directe.
a. Structure
Un écran de type AMLCD est composé de deux plaques de verre. Celle inférieure
contient la matrice de transistors TFT et celle supérieure supporte un filtre coloré. Les cristaux
liquides sont bien évidemment placés entre les deux plaques comme le montre la figure II. 2.
Figure II. 2. Coupe schématique d'une cellule à cristal liquide à matrice active.
Les TFT jouent un rôle critique dans la transmission et le contrôle des signaux électriques
qui déterminent la tension appliquée aux cristaux liquides. Ces derniers contrôlent le passage
de la lumière en utilisant une structure moléculaire différente suivant le champ électrique.
-32-
Amorphe Hydrogéné
L’image en couleur désirée est affichée grâce au filtre coloré. L’ensemble de l’écran est
constitué:
des composants optiques tels que l’analyseur, le polariseur, les lampes d’éclairage et
les cristaux liquides,
des composants électroniques d’adressage,
et du système mécanique de maintien de l’ensemble pour obtenir le module.
b. Plaque TFT et commande l’affichage
La plaque dite TFT est formée d’une matrice et de commutateurs. Les transistors en
couche mince sont déposés sur une plaque en verre. Le verre utilisé n’est pas le même que
celui utilisé pour les vitres car ce dernier contient des ions qui pollueraient l’image. La plaque
est ainsi faite de borosilicate ou aluminosilicate et est exempte de défauts. Chaque transistor
commande l’inclinaison du cristal liquide d’un sous-pixel. La matrice active est schématisée
sur la figure II. 3. Un transistor est utilisé comme un interrupteur commandé par une tension
sur sa grille. Dans la matrice active, la grille est reliée à la ligne, tandis que la source et le
drain sont respectivement reliés à la colonne et au pixel en oxyde d’indium et d’étain (ITO).
Sur la source est envoyée une tension qui, lorsque la grille est activée, commande le pixel.
Figure II. 3. Schéma de la matrice de transistors.
-33-
Amorphe Hydrogéné
Le matériau semi-conducteur retenu pour composer les transistors est le silicium
amorphe en couche mince (a-Si). Les performances de ces transistors sont adaptées à
l’adressage matriciel d’écrans de moyenne et de forte résolution :
•
tensions de seuil faibles (de 1 à 3V),
•
faible courant de fuite (<10-13 A),
•
forte dynamique entre les états ON et OFF qui permet un nombre élevé de lignes et de
teintes de gris.
VIII. Applications à l’imagerie médicale
De nouveaux systèmes de radiographie à base de silicium amorphe sont mis au point.
Les premiers prototypes ont été réalisés vers les années 80, les plus performants vers les
années 90. Ces systèmes, appelés imageurs à matrice active AMFPIs (pour Active Matrix,
Flat-Panel Imager) [31, 32, 33] fournissent des images de haute résolution. Ils sont utilisés
pour la radiographie thoracique numérique, la mammographie et plus récemment en temps
réel (30 images / s).
Figure II. 4. Schéma illustrant les éléments d’une AMFPI [33].
-34-
Amorphe Hydrogéné
Un système AMFPI se compose de quatre éléments essentiels, comme le montre la
figure II-4:
une matrice de pixels bidimensionnelle,
un convertisseur de rayons X positionné mécaniquement ou déposé directement sur
la matrice,
Une électronique d’acquisition pour guider l’intégration, l’extraction et la
numérisation de l’information issue des pixels
et un ordinateur pour l’envoi des commandes et la réception des signaux pixels
numériques de l’électronique d’acquisition.
La combinaison de la matrice et le convertisseur de rayons X avec l’électronique
périphérique et l’enceinte constitue le récepteur de rayons X.
La matrice de transistors se présente comme le montre la figure II-5. Les pixels sont
fabriqués sous forme de circuit monolithique sur du verre (1mm d’épaisseur environ), Chaque
pixel est constitué d’un TFT couplé à une capacité de stockage. Pour chaque ligne de donnée
est connecté un circuit préamplificateur externe pour l’amplification du signal avant son
passage à la numérisation par un convertisseur analogique numérique.
Figure II. 5. Matrice AMFPI à l’aide de TFT [33].
-35-
CHAPITRE TROISIEME
Modélisation du Transistor a-Si:H
TFT en Régime Dynamique
CHAPITRE TROISIEME : Modélisation du Transistor a-Si:H TFT En Régime Dynamique
I.
Introduction
Les transistors a-Si:H TFTs sont, comme on l’a déjà mentionné, largement utilisés dans
la fabrication d’écrans LCD. Ceci a mené à une demande accrue de modèles qui peuvent
prévoir le comportement dynamique TFT-LCD, caractéristiques optiques comprises.
En réponse à cela, beaucoup de travaux ont été publiés tenant compte des paramètres
physiques et électriques de ces TFT [34, 35, 39, 40, 41, 42, 43]. Et comme ces transistors
fonctionnent avec les signaux vidéo et les signaux des drivers lignes, leur comportement
dynamique influence le fonctionnement du dit pixel. La réponse dynamique du transistor dans
le circuit pixel modifie le temps de chargement du signal vidéo sur le condensateur de
stockage. Elle modifie également la chute de tension pendant la transition du signal de
sélection [36]. Aussi, lors de la conception d’un driver ligne, par exemple, l’on est obligé de
tenir compte des performances dynamiques des transistors formant ce driver.
C’est dans ce contexte que vient cette étude qui a pour objectif de prédire le
comportement dynamique d’un transistor en couches minces à base de silicium amorphe
hydrogéné. En effet, lors d’une étude antérieure [03], l’on a pu développer un modèle statique
dans lequel a été présentée une étude théorique détaillée du comportement du transistor dans
ses différents régimes de fonctionnement lorsqu’il est soumis à une polarisation continue. En
tenant compte de la contribution simultanée des états localisés profonds et de queue, l’on a
suggéré, pour chaque régime de fonctionnement, des démarches simples qui ont permis
d’aboutir aux différentes expressions du courant de drain.
Notre travail vient donc compléter ce modèle statique par un modèle dynamique qui
analyse d’une manière détaillée le comportement du TFT en régime dynamique. A travers la
proposition d’un circuit équivalent à la structure étudiée, nous avons calculé les expressions
des différentes charges et capacités inhérentes au silicium amorphe. Ces capacités sont la
capacité grille-source, notée Cgs et la capacité grille-drain, notée Cgd.
La méthodologie consiste en l’utilisation du modèle à contrôle de charges dans lequel la
charge de conduction à la source et au drain est évaluée par partage de la charge totale
d’accumulation [37]. Dans cette approche, les transitoires de courants du TFT grands signaux
sont modélisés.
-37-
II. Motivation
Notre travail rentre dans le cadre d’une modélisation pour l’implantation. C'est-à-dire,
les expressions du modèle décrivant les caractéristiques statiques et dynamiques du transistor
vont être implantées dans un simulateur de circuits pour la conception de circuits pour une (ou
plusieurs) fonction (s) réalisant une application spécifique. Dans ce cas, un simulateur de
circuits devient un complément important à l'analyse et à l'expérimentation, car il permet à un
large éventail de conditions d’être testé avant la fabrication à moindre coût réel et des études
de fonctionnalités peuvent être effectuées. La simulation se prête également au problème de
conception optimale, y compris le rendement maximum tout en minimisant les défauts d'un
point de vue statistique. Nous soulignons également que la simulation peut être utilisée pour
explorer les fondamentaux d’un modèle physique afin d'améliorer notre compréhension et de
démontrer les faiblesses des modèles existants. Par exemple, l'effet des dimensions d’un
composant peut être considérablement étudié.
La comparaison de la simulation avec l'expérience peut aider à identifier les faiblesses
dans les modèles anciens et suggérer des améliorations. De cette façon, la simulation peut
améliorer notre compréhension des processus physiques et conduire à de nouvelles avancées
dans le processus, le composant et le circuit.
La Simulation repose sur le développement de modèles mathématiques et numériques
qui intègrent la physique dominante. Le cadre conceptuel est indiqué dans la figure III.1 [46]
pour un système général. Il peut être appliqué à la conception de process, de composants ou
de circuits.
-
La première étape est la conception du système ou du process.
-38-
1
Conception of the
engineering system
2
Notre travail
Governing physical
principles, constitutive
laws, etc.
3
Development of a
mathematical model
4
Discretization:
Approximation of the
mathematical model
5
Numerical solution of
discrete model
6
Presentation of results
7
Interpretation of
results
8
Actual design of the
system
Figure III.1: Conceptual Framework for Analysis, Design, and Simulation [46].
-39-
-
L’étape 2 consiste à identifier les lois physiques (conservation de la masse dans la
diffusion des dopants, transport de charge dans les composants, la conservation
d’énergie, etc.), suivie par l'association de la théorie constitutive appropriées et des
modèles (par exemple, la loi de Fick pour la diffusion). Ces lois physiques mènent
à un modèle mathématique pour le processus, le composant ou le circuit. Ce
modèle est généralement sous la forme d'un système d’équations différentielles
et/ou intégrales. La complexité du système mathématique résultant à l'étape 3 est
telle que les problèmes ne sont pas traitables analytiquement.
L’approximation des modèles mathématiques basés sur, par exemple, la discrétisation
utilisant les différences finies ou des approches par éléments finis peut alors être introduite à
l'étape 4. Les systèmes discrétisés ou semi-discrétisés résultants mènent à des systèmes
d’équations différentielles ordinaires. Les technique d’analyse numérique telles que
approximation successive, méthode de Newton, solution de système linéaire,...etc. et les
algorithmes associés peuvent alors être implantés à l'étape 5 pour fournir une solution
approchée. Enfin, le post-traitement avec des graphiques permet une caractérisation pratique
de la solution et l'interprétation des résultats.
Comme le problème des conditions change, les différentes composantes de la figure
III.1 ont besoin d’être révisées pour inclure de nouveaux modèles physiques (par exemple,
incorporer les effets de porteurs chauds quand la taille du composant diminue). Ces
changements seront ensuite l'impact du modèle mathématique. Par conséquent, il ya des
boucles de "feedback" à la figure III.1 qui relient les différentes composantes du modèle
physique de l'algorithme numérique final et aussi de modifier la conception du système ou du
processus.
-40-
III. Récapitulatif du modèle statique
En guise de rappel, nous nous proposons de donner dans ce paragraphe un résumé sous
forme de formulaire du modèle de fonctionnement du TFT en régime statique, forte
accumulation [03].
Ce ré)gime correspond à des tensions de grille qui dépassent la tension de seuil. En ce
régime d’opération du transistor, la contribution des états profonds à la densité volumique de
charges est négligée. L’expression du courant de drain est donnée par :
V
I d = ft (Td ,Tt ,T )(Vg −Vt − d )Vd
2
(III.1)
où ft (Td, Tt, T) est une fonction représentative des paramètres physiques, géométriques et
électriques inhérents aux silicium amorphe. Elle est donnée par :
f t (Td , Tt , T ) =
Wµ n N c C i
gg d
gg t
N
LkT (
+
+ c)
T
T
kT
−1
−1
Td
Tt
(III.2)
où L est la longueur du canal, W la largeur de grille, µ n la mobilité de bande, Nc la densité
d’états effective dans le silicium amorphe, Ci la capacité d’isolant par unité de surface, gt la
densité des états de queue au bord Ec de la bande de conduction, Tt la température
caractéristique relative à ces états, gd la densité des états profonds au bord Ec, Td leur
température caractéristique, T la température absolue, k la constante de Boltzmann et g le
facteur de dégénérescence de ces états accepteurs.
-41-
L’expression (III.1) peut être réduite à
 f t (Td , Tt , T )(Vg − Vt )Vd pour

Id = 1
2
 f t (Td , Tt , T )(Vg − Vt ) pour
2
Vd << Vg − Vt
Vd ≥ Vg − Vt
(III.3)
IV. Hypothèse : L’approximation quasi-statique
Les modèles des transistors ont besoin d'améliorations dans plusieurs domaines, en
particulier pour décrire les circuits électriques de plus en plus complexes ainsi que les
conditions de fabrication.
Notre modèle sera basé sur une hypothèse dite l’approximation quasi-statique (QSA
pour Quasi-Static Approximation). Dans cette approximation, l’évaluation de la distribution
de charges mènera à des expressions C(V) continues pour toute polarisation et pour tout
régime de fonctionnement [47]. Aussi, la charge du canal dépend des tensions appliquées sur
les électrodes uniquement et pas de leur histoire. Elle n’est valide que si les caractéristiques
temporelles du signal (TSignal) sont très larges devant le temps de transit (ttransit) des porteurs.
Ce temps est exprimé par :
(III.4)
où
(III. 5)
fT étant la fréquence de coupure, gm est la transconductance, et Ci la capacité de l’isolant de
grille qui définie comme suit :
-42-
(III.6)
où ε étant la permittivité du a-Si:H, εSiN la permittivité d’isolant de grille, et d est l’épaisseur
d’isolant.
Dans la référence [37], on donne une explication détaillée de la notion de QSA :
Quand la tension au niveau de l’une des bornes d’un MOSFET varie dans le temps, un retard
dans le courant de source ou de drain est observé. Ce phénomène est dû à une nouvelle
situation d’équilibre à cause d’une redistribution de la charge interne au transistor.
Dans le passé, pas mal de simulateurs utilisaient un modèle de MOSFET tenant
compte uniquement d’un nombre limité de capacités petit signal. Ceci menait à des erreurs
notables dues à une non-conservation de charge pour certaines applications. On a alors pensé
à introduire un modèle de charge approprié.
Le concept de QSA implique que la variation des tensions au niveau des bornes du
transistor sont suffisamment lentes pour permettre aux courants de transport de varier
instantanément avec les tensions.
Une discussion plus détaillée de la validité et des limites de l’approximation quasi
statique (QSA) a été donnée, par exemple, Oh et al. (1980), et Turchetti Masetti (1983), Yang
(1986) et Park et al. (1987) [48].
T. Leroux a été le premier à avoir appliqué l’approximation quasi statique sur les
transistors en silicium amorphe [40]. Comme hypothèse, Il estime que tant que la fréquence
est inférieure à la fréquence de coupure, la solution statique peut être utilisée.
Essayons de donner une estimation à la fréquence de coupure pour un a-Si :H TFT :
La transconductance est définie en régime statique comme suit :
!
"#!
$
"
(III. 7)
%& '
-43-
La dérivée de l’équation (III. 1) du régime linéaire donne :
g m = f t (Td , Tt , T )Vd
(III. 8)
alors qu’en régime de saturation, elle est exprimée par :
g m = f t (Td , Tt , T )(Vg − Vt )
(III. 9)
dans laquelle ft (Td, Tt, T) est définie par l’équation (III.2), les valeurs des différents
paramètres utilisés pour calculé gm et ft sont regroupées dans le tableau III. 1.
Tableau III. 1. Paramètres du transistor a-Si:H TFT adoptés pour calculer gm et fT [41,
42, 43].
Mobilité de bande
µn
8
cm2/Vs
Longueur du canal
L
8
µm
Largeur du canal
W
120
µm
Densité d’états effective
Nc
7x1019
cm-3
Densité d’états profonds a E=Ec
gd
8.8x1018
cm-3eV-1
Densité d’états de queue a E=Ec
gt
2.1x1022
cm-3eV-1
Facteur de dégénérescence
g
1
cm-3eV-1
Température caractéristique des états profonds
Td
1000
°K
Température caractéristique des états de queue
Tt
260
°K
Epaisseur d’isolant
d
3000
A°
Permittivité du a-Si:H
ε
8.85 x 10-12
F/m
εSiN
7.5
-
T
300
°K
Température
-44-
La figure III.2 représente la variation de fréquence de coupure ft en fonction de la
tension de drain pour différentes valeurs de Vgs.
220
Fréquence de coupure (KHz)
200
Vgs = 5 V
Vgs = 10 V
Vgs = 20 V
Vgs = 30 V
180
160
140
120
100
80
60
40
20
0
0
5
10
15
20
25
30
Tension de Drain (V)
Figure. III.2 : les variations de fT en fonction de tension de drain.
Dans une étude des performances de commutation de TFT fabriqués à des vitesses de
dépôt élevées [44], on a montré que la fréquence de coupure d’un a-Si : H TFT dépend
fortement de la vitesse de dépôt du silicium amorphe. Elle diminue pour des vitesses plus
élevées de dépôt. La figure III.3 représente la variation de cette fréquence de coupure en
fonction de la vitesse de dépôt du silicium amorphe.
-45-
CHAPITRE TROISIEME : Modélisation du Transistor a-Si:H
:H TFT En Régime Dynamique
Figure III. 3. Variation de la fréquence de coupure en fonction de la vitesse de dépôt
du a-Si :H [44].
V.
Présentation du modèle
V. 1. Circuit équivalent
Comme on l’a mentionné plus haut,
haut, il s’agit d’établir un modèle qui permette d’évaluer
les proportions Qs, charge accumulée côté source et Qd charge accumulée côté drain ainsi que
la charge totale d’accumulation, qui est en fait la charge de grille, Qg.
Avant de proposer notre circuit équivalent, rappelons que, par définition, donner un
circuit équivalent à une structure (modéliser le transistor)
transistor) revient à relier les paramètres
physiques du composant aux caractéristiques de ses électrodes. Comme l’équivalent proposé
est important pour la conception de circuits intégrés, on doit trouver un compromis entre
précision et complexité du circuit. Plus le circuit est complexe, plus il est précis et reflète
d’une manière adéquate les phénomènes physiques mis en jeu. Mais, il peut provoquer des
problèmes de convergence lors de simulations de circuits. Cependant, si ce circuit est
-46-
relativement simple et décris ces phénomènes d’une manière bien justifiée, il peut contribuer
à une bonne simulation des phénomènes mis en jeu.
La structure utilisée, rappelons-le, est illustrée sur la figure III. 4. y sont schématisés à
titre illustratif les différents paramètres mis en jeu en régime dynamique. Los et Lod sont
respectivement les recouvrements côté source et côté drain.
Figure III. 4. Structure du TFT utilisée.
Pour cette structure, le modèle électrique équivalent que nous proposons pour décrire le
comportement dynamique du transistor étudié est le suivant :
Figure. III. 5. Un circuit équivalent au transistor étudié.
-47-
Dans ce circuit, nous considérons que la capacité grille-source Cgs est la contribution de
la capacité grille-source Cgso de recouvrement due aux effets géométriques entre la source et la
grille et la capacité grille-source intrinsèque au canal, Cgsi. De même, nous considérons que la
capacité grille-drain Cgd est la contribution de la capacité grille-drain Cgdo de recouvrement
due aux effets géométriques entre le drain et la grille et la capacité grille- drain intrinsèque au
canal, Cgdi.
Cgsi et Cgdi sont par définition, estimées comme étant les dérivées partielles de la charge
totale induite au niveau de la grille comme suit :
(#
"!
)*
+,-. , *
+,-.
(III. 10)
et
(#
"
)*
+,-. , *
+,-.
(III. 11)
Cgso et Cgdo sont par définition [45] :
C123
W. 6L32 8.
9:;<
(III. 12)
9:;<
(III. 13)
=
et
C1=3
W. 6L3= 8.
=
Dans toutes les équations et pour des raisons de commodité, la tension de la source est
considérée comme référence dans le calcul des charges.
-48-
Le courant à un point (y) et un temps (t) est écrit par l’équation suivante :
>6?, 8
@ A B C 6?, 8
"DE
(III. 14)
F
où q est la valeur absolue de la charge électronique élémentaire, Nf, la densité de charge de
conduction et Vch est la tension du canal.
En négligeant la recombinaison, l'équation de continuité du courant à un point (y) et un
temps (t) peut être écrite comme suit:
GHIJ 6K,L8
GL
M
N
GO6K,L8
(III. 15)
GK
dans lesquelles Qch est la charge développée au niveau du canal. Rappelons que cette charge
inclue la charge dans les états localisés et celle des électrons libres. Le modèle peut facilement
intégrer la charge au niveau des états d’interface isolant/a-Si [38].
Par l’intégration de l’équation (III. 15) de la source à une position (y) du canal, on
trouve:
F
M PR A
(DE 6FQ, 8
S? Q
>6?, 8 M >60, 8
(III. 16)
Par l'intégration à nouveau de la source au drain nous avons ce qui suit:
>60, 8
U
P >6?, 8 S? V
U R
W
U
U
F (DE 6FQ, 8
PR PR
S?XS?
(III. 17)
Le premier terme du côté droit de l'équation (III. 17) peut être réécrit comme suit:
U
P >6?,
U R
8 S?
@
W
U
"DE 6U, 8
B
DE 6R, 8
P"
C Y*&Z 6?, 8[S*&Z
-49-
> 6 8
(III. 18)
Vch(0,t) et Vch(L,t) sont les potentiels côté source et côté drain du canal, respectivement et Ids
est le courant en régime statique entre la source et le drain. Ce courant est en fonction du
temps en raison de la dépendance temporelle des tensions de source et de drain.
On peut réécrire l’équation (III. 17) par:
>60, 8
> 6 8V
\6 8
(III. 19)
où Qs(t) est la charge de la source. Elle est définie par l’équation suivante [45]:
U
\6 8
F
A PR ]1 M U _ \&Z 6?, 8S?
(III. 20)
Pour la dérivation de l'équation (III. 20), le second terme du côté droit de l'équation
(III.17) est simplifié grâce à l'intégration par parties. L’équation du courant du drain peut être
écrite comme suit:
>6`, 8
> 6 8V
\ 6 8
(III. 21)
où Qd(t) est la charge du drain. Elle est définie par [45]:
\ 6 8
UF
A PR U \&Z 6?, 8S?
(III. 22)
Ainsi, en se basant sur les équations (III.20) et (III.22), les courants transitoires qui
rentrent dans la source et dans le drain représentés respectivement par les courants (Ist) et (Idt)
sont comme suit :
-50-
>
(
(III. 23)
(
(III.24)
et
>
Pour une neutralité électrique, la charge Qg de grille est donnée par l’expression :
\
M6\ V \ 8
(III. 25)
Notons que les charges au niveau des trois électrodes du composant dépendent du temps
du fait de la dépendance temporelle des tensions extérieures appliquées.
Dans ce qui suit nous allons essayer d’obtenir les expressions des proportions de charge
côté source et côté drain, pour les trois régimes de fonctionnement du TFT, le régime de
faible accumulation, le régime linéaire et le régime de saturation.
VI. Evaluation des proportions des charges côté source et côté drain
Le partage de charge Qch(y), au niveau du canal suit la relation bien connue suivante :
\&Z 6a8
b ]*
M * M *&Z 6?8_
(III. 26)
où Vg est la tension de grille, Vt la tension de seuil et Vch(y) le potentiel en un point y du
canal.
Ainsi, Qch(y) doit être déterminée pour l’évaluation de Qs et de Qd, qui à leur tour
mèneront aux différentes capacités.
-51-
Le courant de drain est connu comme étant:
>
@ AB C 6Ψ 8
"DE
F
(III. 27)
où Ψ le potentiel de surface. Sachant que le potentiel de surface et le champ électrique sont
donnés respectivement par :
C 6Ψ 8
d efg ]
hi! jklm
n
_
(III. 28)
où B est une constante et EF0 le Niveau de Fermi intrinsèque, et :
o
√2rds efg ]
hi! jklm
n
_
(III. 29)
L’équation (III. 27) peut être réécrite comme suit :
>
@ AB d
√ nt
]* M * M *&Z 6?8_
"DE
F
(III. 30)
Dans (III. 28), le champ électrique est remplacé, en vertu du théorème de Gauss (Qch= - ε ζs =
- Ci Vch) par:
o
Y* M * M *&Z 6?8[
(III. 31)
En intégrant l’équation (III.30), à partir de la source à un point du canal, cette dernière
devient :
> ?
@ AB d
√ nt
u6* M * 8*&Z 6?8 M *&Z 6?8v
-52-
(III. 32)
Cette relation peut mener à la distribution de charge à un point y du canal si on y
substitue le courant de drain par son expression en régime linéaire (Eq. III-1). Cette opération
mène à l’équation du second ordre suivante :
F
*&Z 6?8 M Y* M * [*&Z 6?8 V 6Y* M * [* M * 8
U
0
(III. 33)
Pour résoudre cette équation du deuxième degré, on calcule le discriminant delta :
∆
xy M z { |
(III. 34)
Avec :
}
, ~
MY* M * [ et
+
F
U
Y* M * [* M * .
dont la résolution donne :
*&Z 6?8
F
Y* M * [ V •Y* M * [ M U €2Y* M * [* M * •
(III.35)
Donc, en remplaçant l’expression de Vch(y) dans l’expression (III. 26), on obtient la charge au
niveau du canal :
\&Z 6?8
F
•Y* M * [ M Y2Y* M * [* M * [
U
(III. 36)
En posant
‚
Y* M * [
(III. 37)
2Y* M * [* M *
(III. 38)
et
d
-53-
Comme termes représentatifs des tensions extérieures appliquées, l’équation (III.36) devient:
\&Z 6?8
F
•‚ M U d
(III. 39)
VI. 1. Evaluation de la charge côté source
La charge côté source est obtenue par simple substitution de Qch par son expression
dans l’intégrale (III. 20). Cette dernière, intégrée par partie donne :
\6 8
W U
ƒt
‚ƒ⁄ V
…W U
†t‡
6‚ M d8†⁄ M
…W U
†t‡
‚†⁄
(III. 40)
Remplaçant A et B par leurs expressions on trouve :
W U
\6 8
ƒ€ Y"# j"ˆ ["
j" ‡ •
ƒ
Y* M * [ V
…W U
‡
†€ Y"# j"ˆ [" j" ‡ •
‰Y* M * [ M 2Y* M * [* V
*S252M4A Œ`152* M* *SM*S22* M* 5
(III. 41)
VI. 2. Evaluation de la charge côté drain
De même, la charge côté drain est obtenue par simple substitution de Qch par son
expression dans l’intégrale (III. 22). Aussi, cette dernière, intégrée par partie donne :
\ 6 8
j W U
ƒt
6‚ − d8ƒ⁄ −
…W U
†t‡
6‚ − d8†⁄ V
…W U
†t‡
‚†⁄
(III. 42)
On remplaçant A et B par ses expressions on trouve :
\ 6 8
j W U
ƒ€ Y"# j"ˆ ["
j" ‡ •
‰YV1 − VL [ − 2YV1 − VL [V= V V= Ž
ƒ⁄
−
Vt2−2Vg−VtVdVVd252V4A Œ`152* −* *S−*S22Vg−Vt5
43)
-54-
…W U
‡
†€ Y"# j"ˆ [" j" ‡ •
‰YV1 −
(III.
VI. 3. Evaluation de la charge totale
La charge totale ou encore la charge associée à la grille est obtenue en utilisant la
relation (III. 25), ce qui donne enfin :
\
W U
ƒt
Y6‚ M d8ƒ⁄ M ‚ƒ⁄ [
(III. 44)
En remplaçant A et B par leurs expressions dans l'équation (III.44) pour faire apparaître
les tensions appliquées, Qg devient :
’
W U Y"#! j"ˆ j" ! [ jY"#! j"ˆ [
\
‡
ƒ
Y"# j"ˆ [ jY"#! j"ˆ [
‡
’
(III. 45)
où Cg est la capacité de grille définie comme :
A`
(III. 46)
VI. 4. Evaluation de la capacité intrinsèque grille-source
Par le biais de la relation (III. 10) définie antérieurement, Cgsi sera :
A Œ`
ƒ
j“
”#! •”ˆ
–
”# •”ˆ
—
™
˜ƒ“
‡
”#! •”ˆ
– j
”# •”ˆ
‡ ‡
”#! •”ˆ
j“
– š
”# •”ˆ
”#! •”ˆ
–
”# •”ˆ
“
-55-
(III. 47)
VI. 5. Evaluation de la capacité intrinsèque grille-drain
Cgdi est enfin donnée à partir de la relation (III. 11) comme :
A Œ`
ƒ
j “
”#! •”ˆ
–
”# •”ˆ
™ j“
’
˜ƒ“
‡
”#! •”ˆ
– j
”# •”ˆ
”#! •”ˆ
–
”# •”ˆ
‡ ‡
š
(III. 48)
VII. Les différents régimes
Quand la tension Vds est encore petite, Vds<Vgs−Vt, le courant Id dépendra des tensions
Vgs et Vds appliquées. Le transistor est en régime linéaire et le courant dépend de la tension Vds
appliquée.
Lorsque on augmente la tension Vds à une valeur Vds>>Vgs−Vt, on arrive à la situation
où l’interface isolant de grille – silicium amorphe à y=0 (à la source) est en régime au dessus
du seuil et à y=L (au drain) n’est pas dans le même régime. Comme le courant doit rester le
même le long du canal pour assurer une conservation de la charge, une zone de pincement
apparait au niveau du drain.
Si la tension Vds continue à augmenter, la zone de pincement s’´elargit et reste encore
beaucoup plus petite par rapport à la longueur du canal. Par conséquent, la zone qui définit le
niveau du courant reste la même et le courant ne dépend plus de la tension Vds et on peut
imaginer que la tension Vds devient une valeur effective. Le transistor fonctionne en régime de
saturation.
-56-
VII.1. Régime linéaire
On considère maintenant le transistor en régime d’accumulation dans lequel les
capacités Cgs et Cgd ont été calculées est données par:
›
V
(III. 49)
V
(III. 50)
et
›
En remplaçant Cgsi et Cgdi dans les équations (III. 49) et (III. 50) les capacités grillesource et grille drain deviennent :
›
V
#
ƒ
j“
”#! •”ˆ
”# •”ˆ
—
– ˜ƒ“
™ j“
”#! •”ˆ
”# •”ˆ
”#! •”ˆ
”# •”ˆ
‡
– j “
‡ ‡
– š
”#! •”ˆ
–
”# •”ˆ
(III. 51)
et
›V
#
ƒ
j “
”#! •”ˆ
”# •”ˆ
™
’
– ˜ƒ“
”#! •”ˆ
”# •”ˆ
‡ ‡
”#! •”ˆ
j“
– š
”# •”ˆ
‡
– j
-57-
(III. 52)
VII.2. Régime de saturation
Lorsque le fonctionnement du transistor passe en régime de saturation, comme le point
de pincement fixe la valeur de la tension au bout du canal à Vdsat, les capacités Cgs et Cgd
deviennent des valeurs constantes qui ne dépendent plus de Vds.
›
V
#
ƒ
(III. 53)
et
›
(III. 54)
VII. 3. Régime sous le seuil
Pour des tensions de grille inferieures à la tension de seuil, on suppose que la capacité
grille-source Cgs est égale la capacité grille-source Cgso de recouvrement, de même, la capacité
grille-drain Cgd est égale la capacité grille-drain Cgdo de recouvrement, parce que le canal n’est
pas crée pour ces tensions et le courant de drain, très faible, peut être négligé.
-58-
VIII. Résultats et discussion
Les valeurs des différents paramètres utilisés sont regroupées dans le tableau III. 2.
Elles sont données à titre indicatif seulement pour pouvoir valider le modèle. Le
dimensionnement des transistors (L et W), le choix des polarisations, emplacement des
différents composants… se font au niveau circuit pour notre application AMLCD (matrice
même ou circuits de commande), une fois le modèle implanté dans le simulateur approprié.
C’est l’étape qui suivra directement la validation du modèle.
Tableau III.2. Paramètres du transistor a-Si:H TFT adoptés pour la simulation [41, 42, 43].
Mobilité de bande
µn
8
cm2/Vs
εSiN
6x10-13
-
Longueur du canal
L
8
µm
Largeur du canal
W
120
µm
Tension de seuil
Vt
1.5
V
Tension de la source
Vs
0
V
Capacité grille-source de recouvrement
Cgso
0.1
pF
Capacité grille-drain de recouvrement
Cgdo
0.1
pF
Température
T
300
°K
Les courbes capacités-tension C(V) calculées pour différentes conditions de polarisation
sont illustrées sur les figures III-7 et III-8 pour les variations de la capacité grille-source, et
sur les figures III-9 et III-10 pour les variations de la capacité grille-drain.
On a utilisé le MATLAB comme logiciel de simulation dans notre travail pour le
calcul des caractéristiques capacités-tension C(V), selon l’organigramme suivant :
-59-
CHAPITRE TROISIEME : Modélisation du Transistor a-Si:H
:H TFT En Régime Dynamique
Figure. III. 6. Organigramme de calcul des capacités, }
de Vgs et Vgd.
-60-
"#! j"ˆ
"# j"ˆ
est un terme représentatif
Capacité Grille - Source (pF)
0,2
Vgs = 0 V
Vgs = 5 V
Vgs = 10 V
Vgs = 15 V
0,0
0
2
4
6
8
10
12
14
16
18
20
Figure III. 7. Capacité grille-source en fonction de Vds pour différents Vgs.
0,3
0,2
Vds = 0 V
Vds = 5 V
Vds = 10 V
Vds = 15 V
0,1
0,0
0
2
4
6
8
10
12
14
16
18
20
Tension de Grille (V)
Figure III. 8. Capacité grille-source en fonction de Vgs pour différents Vds.
-61-
Capacité Grille - Drain (pF)
0,4
Vgs = 0 V
Vgs = 5 V
Vgs = 10 V
Vgs = 15 V
0,3
0,2
0,1
0,0
0
2
4
6
8
10
12
14
16
18
20
Figure III. 9. Capacité grille-drain en fonction de Vds pour différentes Vgs.
Vds = 0 V
Vds = 5 V
Vds = 10 V
Vds = 15 V
Capasité Grille - Drain (pF)
0,3
0,2
0,1
0,0
0
2
4
6
8
10
12
14
16
18
20
Figure III. 10. Capacité grille-drain en fonction de Vgs pour différents Vds.
-62-
IX. Validation du modèle
Pour vérifier la validité du modèle analytique proposé, nous avons comparé nos
résultats de simulation avec ceux de modèles et de travaux expérimentaux déjà publiés [34,
35, 39, 40, 41, 42, 43].
Nous avons d’abord comparé nos C(V) à celles du MOSFET. Les variations de ce
dernier sont représentées sur la figure III. 11 pour différentes conditions de polarisations.
D’après nos résultats et cette figure, nous remarquons que les variations des différentes
capacités sont très similaires à celles relatives au silicium monocristallin malgré les natures
physiques différentes du silicium amorphe et du silicium monocristallin [47].
Figure III. 11. Comparaison des capacités de grille normalisée (x = s (source), d (drain),
b (substrat)) du transistor MOS [47].
-63-
Pour avoir une idée sur les variations pour le cas du silicium amorphe, nous
commençons par donner les résultats obtenus par T. Leroux [40]. La figure suivante indique
les variations de la capacité de grille-source et de la capacité grille-drain en fonction de la
tension de drain à une tension de grille Vg = 10 V. à partir d’un model analytique d’une
structure inversée du a-Si :H TFT, avec 300 µm et 20 µm pour comme dimensions de
longueur et de largeur de canal du transistor, respectivement, et 3000 A° pour l’épaisseur du
diélectrique.
Figure III.12. Caractéristique théorique de la capacité de grille-source
et de la capacité grille-drain en fonction de la tension de
drain à une tension de grille Vg = 10 V [40].
Sur les figures III.13 et III.14, nous avons comparé les variations de la capacité de
grille-source et de la capacité grille-drain en fonction de la tension de grille de notre travail
avec les résultats expérimentaux de [34]. Nous avons utilisé les mêmes paramètres de
simulation que dans la figure 1 de cette référence qui sont 400 µm et 50 µm pour la longueur
du canal et la largeur de grille du transistor, respectivement, et de 400 nm pour l’épaisseur du
diélectrique (Nitride), et à t=0s donc avant de soumettre les échantillons aux différents stress.
-64-
3,0
2,5
2,0
1,5
Notre Modèle
Résultat exprémental de [34]
1,0
0,5
0,0
0
2
4
6
8
10
12
14
16
18
20
3,0
2,5
2,0
1,5
1,0
Notre Modèle
0,5
0,0
0
2
4
6
8
10
12
14
16
18
20
Figure III.14. Capacité grille-drain en fonction de Vgs.
-65-
Remarquons que l’accord entre nos résultats et ceux de cette référence est très
satisfaisant, non seulement pour le régime linéaire, mais aussi pour le régime de faible
accumulation. Les valeurs des capacités grille-drain et grille-source qui nous avons obtenues
sont légèrement élevées par rapport à celles trouvées dans les résultats expérimentaux en [34].
Ceci peut être dû au chemin de parcours des porteurs qui est plus court dans notre structure
par rapport à celle de la structure inversée étudiée en cette référence.
Aussi, nous avons réussi à valider notre modèle à travers les résultats expérimentaux de
la référence [41] dans laquelle on utilise une structure de transistor a-Si:H TFT inversée avec
des valeurs 150 µm et 7µm pour la longueur et la largeur de canal du transistor,
respectivement, et de 3000 A° pour l’épaisseur du diélectrique, et 0.1 pF pour les capacités de
recouvrement Cgdo et Cgso.
Les figures suivantes représentent une comparaison entre nos résultats et les résultats
expérimentaux de cette référence. Comme le montre ces figures, l’accord dans ce cas est
excellent.
0,22
0,20
0,18
0,16
0,14
Vds= 0V
0,12
Notre Modèle
0,10
0
2
4
6
8
10
12
14
-66-
0,30
Vds = 5 V
0,25
Notre Modèle
0,20
0,15
0,10
0,05
0,00
0
2
4
6
8
10
12
14
0,3
Vds = 10 V
Notre Modèle
0,2
0,1
0,0
0
2
4
6
8
10
12
14
-67-
0,3
Vds = 15 V
Notre Modèle
Résultat exprémental de [41],
0,2
0,1
0,0
0
2
4
6
8
10
12
14
Figure III.18. Capacité grille-drain en fonction de Vgs pour Vds= 15V.
0,3
Vgs= 0 V
0,2
Notre Modèle
0,1
0,0
0
2
4
6
8
10
12
14
-68-
0,3
Vgs= 5 V
Notre Modèle
0,2
0,1
0,0
0
2
4
6
8
10
12
14
Capacité Grille-Drain (pF)
0,3
0,2
0,1
Vgs = 10 V
Notre Modèle
0,0
0
2
4
6
8
10
12
14
Tension Drain (V)
-69-
Capacité Grille-Drain (pF)
0,3
0,2
0,1
Vgs= 15 V
Notre Modèle
0,0
0
2
4
6
8
10
12
14
Figure III. 22. Capacité grille-drain en fonction de Vds pour Vgs = 15 V.
0,3
Vgs = 0 V
0,2
Notre Modèle
0,1
0,0
0
2
4
6
8
10
12
14
-70-
0,3
0,2
Vgs = 5 V
0,1
Notre Modèle
0,0
0
2
4
6
8
10
12
14
0,3
0,2
0,1
Vgs = 10 V
Notre Modèle
0,0
0
2
4
6
8
10
12
14
-71-
0,30
Capacité Grille - Source (V)
0,25
0,20
0,15
Vgs = 15 V
0,10
Notre Modèle
0,05
0,00
0
2
4
6
8
10
12
14
0,3
0,2
0,1
Vds = 0 V
Notre Modèle
0,0
0
2
4
6
8
10
12
14
-72-
0,3
0,2
Vds = 5 V
0,1
Notre Modèle
0,0
0
2
4
6
8
10
12
14
Figure III.28. Capacité grille-source en fonction de Vgs pour Vds = 5 V.
0,30
0,25
0,20
0,15
0,10
Vds = 10 V
Notre Modèle
0,05
0,00
0
2
4
6
8
10
12
14
-73-
0,3
0,2
0,1
Vds= 15 V
Notre Modèle
0,0
0
2
4
6
8
10
12
14
Ainsi, après toutes ces comparaisons, nous remarquons que notre modèle n’est pas loin
des différents résultats théoriques et expérimentaux cités et que l’allure générale des
différentes capacités est acceptable pour les trois régimes de fonctionnement du TFT. Il est
donc est très approprié pour l'incorporation dans un simulateur de circuits.
X.
Perspective : Implantation du modèle
L’étape logique qui suit directement le développement du modèle, est son implantation
dans un simulateur de circuits. Lors de simulations de circuits, le modèle sera appelé et
permettra des conceptions de circuits selon les conditions d’application requise. Il sera
introduit dans le simulateur suivant un circuit, une netlist (description des différentes
connexions) ou un langage de description HDL (Harware description Language).
Nous donnons, dans ce qui suit et d’une manière très abrégée, les étapes essentielles à
suivre lors d’une implantation.
-74-
-
Cas d’un circuit :
1- Création d’un symbole graphique
2- Création d’une librairie décrivant les connexions électriques et la composition du
modèle (structure interne du composant ou modèle équivalent)
3- Récupérer le fichier texte du modèle (netlist)
4- Revérifier le modèle par identification de ses I(V) et extraction de ses paramètres
5- Faire entrer le circuit à simuler : Ici, on doit souligner que le simulateur utilise le
modèle selon un point très important : la nature de la conception : s’il s’agit d’une
conception logique ou d’une conception analogique. Le logiciel de simulation
percevra différemment les circuits logiques (inverseurs, portes logiques statiques ou
dynamiques….), et analogiques (amplificateurs, miroirs de courants, tensions de
références…). Cela dépend de l’application mise en jeu et surtout les performances du
transistor à l’assumer [48].
6- Commencer les tests.
-
Cas d’un langage HDL
1- Introduction des charges grille-source et grille-drain
2- Introduction des courants dynamiques correspondants
3- Introduction des courants entrants dans toutes les électrodes du TFT.
-75-
Conclusion Générale
CONCLUSION GENERALE
Dans ce mémoire, un modèle analytique du fonctionnement en régime dynamique d’un
transistor en couches minces à base de silicium amorphe hydrogéné est proposé. Ce modèle
décrit un circuit équivalent au transistor lorsqu’il est soumis à des tensions extérieures qui
varient dans le temps. Dans cette analyse on tient compte de la charge du canal et de ses
caractéristiques transitoires. Les dépendances des capacités inhérentes au silicium amorphe
avec les tensions de polarisation extérieures sont données. Les résultats obtenus sont en
concordance avec ceux de la littérature et sont similaires à celles du transistor en silicium
cristallin en dépit de la nature différente de celui-ci par rapport au silicium amorphe.
Le modèle établi est susceptible d’être implanté dans un simulateur en vue de
conception assistée par ordinateur de circuits en couches minces en technologie a-Si.
- 77 -
Bibliographie
BIBLIOGRAPHIE
[01] N. Pham, ‘Contribution à l’étude des effets liés au transport de l’hydrogène dans les
couches minces et les dispositifs à base de silicium amorphe et microcristallin’, thèse de
doctorat en Sciences des matériaux de l’université de REIMS, 2009.
[02] C. Rechatin, ‘Caractérisation, Modélisation, Conception pour des Applications
analogiques grande surface dans la technologie transistors en couches minces en silicium poly
cristallin’, Ecole doctorale Electrotechnique et Automatique (EEA), 2007.
[03] Z. HAFDI, ‘Modélisation d’un Transistor à Effet de Champ en Couches Minces à base
de Silicium Amorphe Hydrogéné’, Thèse de doctorat d’Etat en électronique, Université de
Batna, 2005.
[04] P. Chabloz, ‘Les couches épaisses en silicium amorphe. Application comme détecteurs
de rayons X’, Thèse de doctorat en sciences techniques à l’Ecole Polytechnique Fédérale de
Lausanne (EPFL), 1996.
[05] W. Beyer, H. Wagner, ‘The role of hydrogen in a-Si:H’, Journal of Non-Crystalline
Solids, Vol. 59, p. 161, 1983.
[06] K. Long, A. Z. Kattamis, I-C. Cheng, H. Gleskova, S. Wagner, J. C. Sturm , ‘Stability of
amorphous-silicon TFTs deposited on clear plastic substrates at 250 °C to 280 °C’, IEEE
Electron Device Letters, vol. 27, no. 2, 2006.
[07] R. Negru, ‘Conception et modélisation de pixels de photo-détection’, Thèse de Doctorat
en Electronique grande surface l’Ecole Polytechnique, 2008.
[08] P.D. Pearsans, ‘Raman scattering as a probe of structure in amorphous multilayers’,
Amorphous silicon and related materials, World Scientific Publishing Company, p. 1045,
1988 .
[09] C. Miazza, ‘Développement de photo-détecteurs monolithiques par intégration verticale
de couches de silicium amorphe hydrogéné’, Thèse de doctorat présentée à la Faculté des
Sciences Institut de Microtechnique Université de Neuchâtel, 2006.
-79-
BIBLIOGRAPHIE
[10] R. A. Street, ‘Hydrogenated amorphous silicon’, Cambridge University Press,
Cambridge, p. 372, 1991.
[11] A. O. Kodolba, O. Oktu, ‘Comparison of the methods used to calculate the density of
states from measured subbandgap absorption in a-Si:H related alloys’, Optical Materials, Vol.
20, p. 147, 2002.
[12] K. Lee, M. Shur, T. A. Fjeldly, Trond ytterdal, ‘Semiconductor device modeling for
VLSI’, ed. C. S. Sodini, Prentice Hall, New Jersey, 1993.
[13] J. P. Kleider, D. Mencaraglia, ‘Theoretical study of the quasistatic capacitance of metalinsulator-semiconductor structures in amorphous semiconductors’, J. Appl. Phys, Vol. 78, p.
3857, 1995.
[14] Y. Kuo, ‘Plasma etching and deposition for a-Si:H thin film transistors’, J. Electrochem.
Soc.,Vol. 142, p. 2486, 1995.
[15] M. Katayama, ‘TFT-LCD Technology’, Thin Solid Films, Vol. 341, p. 140, 1999.
[16] S. K. Kim, S. I. Cho, Y. J. Choi, K. S. Cho, S. M. Pietruszko, J. J. Jang, ‘Coplanar
amorphous silicon thin-film transistor fabricated by inductively-coupled plasma CVD’, Thin
Solid Films, Vol. 337, p. 200, 1999.
[17] M. S. Chen, J. S. Chou, S-C. Lee, ‘Planarization of amorphous silicon thin-film
transistors by liquid phase deposition of silicon dioxide’, IEEE Trans. Electron Devices, Vol.
42, p. 1918, 1995.
[18] Y. J. Choi, B. C. Lim, I. K. Woo, J. I. Ryu, J. Jang, ‘Low photo-leakage current
amorphous silicon thin film transistor with a thin active layer’, J. Non-Cryst. Solids, Vols.
266-269, p. 1299, 1995.
[19] B. Popescu, M. Hundhausen, L. Ley, ‘Study of space-charge-limited currents in highvoltage TFTs based on a-Si:H’, J. Non-Cryst. Solids, Vol. 283, p. 155, 2001.
-80-
BIBLIOGRAPHIE
[20] S. W. Lee, I. K. Woo, K. S. Cho, J. Jang, ‘Hydrogenated amorphous-silicon thin-film
transistor using APC alloy for both gate and data bus lines’, J. Non-Cryst. Solids, Vols. 299302, p. 1351, 2002.
[21] S. K. Kim, K. S. Lee, J. Jang, ‘Creation of interface states between SiO2 and a-Si:H in aSi:H thin-film transistors by bias-stress’, J. Non-Cryst. Solids, Vols. 198-200, p. 428, 1996.
[22] M. J. Thompson, N. M. Johnson, M. D. Moyer, R. Lujan, ‘Thin-Film Transistors on aSi:H’, IEEE Trans. Electron Devices, Vol. 29, p. 1643, 1982.
[23] R. E. I. Schropp, B. Stannowski , J. K. Rath, ‘New challenges in thin film transistor
(TFT) research’, J. Non-Cryst. Solids, Vols. 299-302, p. 1304, 2002.
[24] R. Shringarpure, S. Venugopal, Z. Li, L. T. Clark, D. R. Allee, E. Bawolek, D. Toy,
‘Circuit simulation of threshold-voltage degradation in a-Si:H TFTs fabricated at 175◦C’,
IEEE transactions on electron devices, vol. 54, no. 7, 2007.
[25] F. Taghibakhsh, K. S. Karim, ‘Two-Transistor active pixel sensor readout circuits in
amorphous silicon technology for high-resolution digital imaging applications’, IEEE
transactions on electron devices, vol. 55, no. 8, 2008.
[26] G. Yoo, H. Lee, D. Radtke, M. Stumpf, U. Zeitner, J. Kanicki, ‘A maskless laser-write
lithography processing of thin-film transistors on a hemispherical surface’, Microelectronic
Engineering, vol.87, p. 83, 2010.
[27] M. H. Kang, J. H. Hur, Y. D. Nam, E. H. Lee, S. H. Kim, J. Jang, ‘An optical feedback
compensation circuit with a-Si:H thin-film transistors for active matrix organic light emitting
diodes’, Journal of Non-Crystalline Solids,vol.354, p.2523, 2008.
[28] M. Shur, M. Hack, G. Shaw, ‘A new Analytic model for amorphous silicon thin-film
transistors’, J. Appl. Phys, Vol. 66, p. 3371, 1989.
[29] M. Shur and C. Hyun, ‘New high field effect mobility regimes of amorphous silicon
alloy thin-film transistor operation’, J. Appl. Phys, Vol. 59, p. 2488, 1986.
-81-
BIBLIOGRAPHIE
[30] M. Shur and M. Hack, ‘Physics of Amorphous silicon based alloy field effect
transistors’, J.Appl. Phys., Vol. 55, p. 3831, 1984.
[31] A. Reznik, W. Zhao, Y. Ohkawa, K. Tanioka, J. A. Rowlands, ‘Applications of
avalanche multiplication in amorphous selenium to flat panel detectors for medical
applications’, J Mater Sci: Mater Electron, P. 63, 2009.
[32] J. A. Seibert, ‘Flat-panel detectors: how much better are they?’, Pediatr Radiol, vol.36,
P.173, 2006.
[33] I. G. Valais, P. C. Xydias, ‘detectors for imaging in radiation therapy’ e-journal of
science & technology (e-jst), 2010.
[34] Z. Tang, C.R. Wie, ‘Capacitance–voltage characteristics and device simulation of bias
temperature stressed a-Si:H TFTs’, Solid-State Electronics vol.54 , p.259, 2010.
[35] H.Aoki, ‘Dynamic Characterization of a-Si TFT-LCD Pixels’, IEEE transactions on
electron devices. vol.43, no.1, 1996.
[36] V.D. Bui, ‘Conception et modélisation de transistors TFTs en silicium microcristallin
pour des écrans AMOLED’, Thèse de doctorat en Electronique grande surface l’Ecole
Polytechnique, 2006.
[37] Graaff HC, Klaassen, ‘FM Compact transistor modeling for circuit design’, S. Selberher:
Wien-New York: Springer-Verlag, 1990.
[38] Z. HAFDI, ‘I-V Characteristics and front interface states in a-Si:H TFTs for AMLCDs’
Applications’, Proceedings 8ème Congrès National de la Physique et de ses Applications
(CNPA08), 11-13 Novembre, Béjaia, Algérie 2008.
[39] J.B Kuo, S.S.Chen, ‘Amorphous silicon TFT capacitance model using an effective
temperature approach’, Electroncs Letters, vol.29, no. 24, 1993.
[40] T.Leroux, ‘Static and dynamic analysis of amorphous-silicon field-effect transistors’,
Solid-State Electronics vol.29, p.47-58, 1986
-82-
BIBLIOGRAPHIE
[41] M. Shur, M.Hack, John G.Shaw, R.A. Martin, ‘Capacitance _voltage characteristics of
amorphous silicion thin film transistors’, J. Appl. Phys. , vol.66, no. 7, 1989.
[42] Shiao-Shien Chen, James B.Kuo, ‘An analytical a-Si:H TFT DC/Capacitance model
using effective for deriving a switching time model for an inverter circuit considering deep
and tail states’, IEEE transactions on electron devices, vol. 41, no. 7, 1994.
[43] Jong S.Choi, Gerold W.Neudeck, Shengwen Luant, ‘A computer model for interelectrode capacitance-voltage characteristics of an a-Si:H TFT’, Solid-State Electronics
vol.36, no. 2, p.223-228, 1993.
[44] K. Fukuda, N. Imai, S. Kawamura, K. Matsumura, N. Ibaraki, ‘switching performance of
high rate deposition processing a-Si:H TFTs’, Journal of Non-Crystalline Solids, p.11371140, 1996.
[45] Yue, Kuo, ‘Thin film transistor materials and processes, volume I: Amorphous silicon
thin film transistors’, Kleswer Academic publishers, printed in the USA, 2004.
[46]G.F. Carey, W.B. Richardson, C.S. Reed, B. Mulvaney, ‘Circuit, devise and process
simulation, mathematical and numerical aspects ’, Joh Wiley and Sons England, 1996.
[47] K. Lee, M. Shur, T.A. Fjeldly, T. Ytterdal, ‘Semiconductor Device Modeling For VLS’,
Publisher: Prentice Hall, 1993.
[48] R. JACOB BAKER, ‘CMOS Circuit design, layout, and simulation’, Second edition,
John Wiley & Sons, INC, Publication IEEE Press, 2005.
-83-

Analyse d`un Transistor a-Si:H TFT en Régime Dynamique

Transcription

Documents pareils

Fiche descriptive • FEE-14-12

Les capteurs plans

Fiche Technique Mediq

Couleur Multimédia BELINEA 101725 8.790 F MGBUREAUTIQUE

SyncMaster 173P - SenoN --+

Couleur Multimédia BELINEA 101725 MGBUREAUTIQUE

SyncMaster 910N

Telerupteur electronique

Vernis Taxotère - Pharmacie Lombez

La fonction commutation Le transistor bipolaire NPN Calculs (Ic, ib