1) Description du circuit TLC555.

BTS Systèmes électroniques 1ère année.
TP n°2 : génération d'un signal carré ou rampe à l'aide du composant
« timer »LTC555.
But du TP : ce second TP de BTS SE a pour but l'étude du fonctionnement d'un circuit spécialisé
très utilisé en électronique, au travers de deux montages générateurs de signaux.
On commencera par l'étude du composant seul en regardant de plus près son schéma fonctionnel
à l'aide de la doc constructeur. On poursuivra en utilisant ce composant pour effectuer un montage
astable. Enfin, on essaiera de comprendre le montage conduisant à générer un signal rampe.
1) Description du circuit TLC555.
ε
ε
G
On précise que les deux comparateurs présentent en sortie un niveau numérique haut (« 1 »)
lorsque la tension différentielle d'entrée  est positive et un niveau bas (« 0 ») lorsque  < 0.
On donne la table de vérité de l'ensemble « bascule inverseuse RS -amplificateur inverseur ».
R
S
Out
0
0
État mémoire
0
1
1
1
1
État interdit
1
0
0
Le RESET à « 0 » provoque une mise à « 0 » de la
sortie quelque soit l'état des entrées .
Le fonctionnement classique du circuit passe par la
mise au niveau « 1 » du RESET donc impose que
la patte 4 du circuit soit à VDD.
Le transistor MOS est bloqué si sa tension de grille G est à 0V et est saturé si sa tension de grille
est proche de la tension d'alimentation.
Rappeler par quoi on va remplacer la partie du transistor MOS entre les pattes 7 et 1 si VG = 0 et
si VG = VDD.
07/07/09
1/5
TP2_eleve.odt
BTS Systèmes électroniques 1ère année.
Fonctionnement en astable.
Pour mémoire, on place ci-dessous le schéma des deux astables constituant le début de la chaîne
« détection du mur » du thème 2009 STI électronique (étude du robot ROOMBA) :
A
B
C
D
+12V
E
F
J4
CONN-H4
R58
R44
R42
2.2k
2.2k
220
1
2
3
4
0
+12V
1
R57
5
31k
8
U7
3
4
R
7
Q
DC
R40
CV
5
31k
3
C13
C12
470uF
100uF
R43
R27
10
1k
R32
R30
C4
VCAPT_MUR_RECEPT_C
C5
NE555
TR
TH
6
J6
C28
C11
C14
100nF
100nF
1nF
100nF
2
R28
R33
100k
2.2k
L
CONN-H4
Q15
R41
C27
3
1k
470pF
VCAPT_MUR_RECEPT_E
NE555
2n2222
2200uH
1
2
3
4
2
GND
6
1
GND
TH
1
TR
U
R31
CV
VCAPT_MUR_CATHODE
2
100k
10k
22nF
VCAPT_MUR_ANODE
7
7
Q
DC
VCC
8
R
VCC
4
4.7k
U12
4
RV5
4.7k
1
2
3
4
RV6
220
L1
R26
C6
3300
22nF
J5
CONN-H4
2
C29
100u
R29
C32
10k
10u
3
Rappeler quel est le but d'un montage astable et quels en sont les principaux paramètres.
VDD
+12V
U9:C
U9:D
12
9
07/07/09
10
13
4093
&
4093
4
VCC
11
2/5
R53
330
30k
1
1
C20
C21
C22
100nF
100nF
100nF
2
C24
R62
C18
10
470u
J14
5
TP2_eleve.odt
C25
CONN-SIL1
CONN-SIL1
VA4
U1_VIDE
D14
U2_VIDE
CONN-SIL1
D12
LED
U3_VIDE
D13
10nF
11
1
VRECEPT1
100nF
CC
GND
FLT
OPIN+
OPIN-
TACHO-
TACHO+ V+
9
E
C
3
4
10
5
8
LM2907
J21
1
CONN-SIL1
J20
J19
CONN-H4
LED
J1
U10
12
R61
J13
1
2
3
4
&
1
2
3
4
8
CONN-H4
R93
R54
100k
27k
C26
1u
R55
10k
BTS Systèmes électroniques 1ère année.
2) réalisation d'un montage astable à l'aide du TLC555.
Circuit d'étude:
Réaliser le circuit ci-contre sur plaque
d'essais. On veillera à bien relier la
patte RESET (4) au VDD de 15V.
R1
56kΩ
TLC555
R2
22kΩ
VDD
15V
VC1
a)
C1
10nF
CV
RST
THRS
OUT
DISCH
TRIG
VDD
GND
VS1
U1
étude expérimentale.
Pour des raisons d'économie de papier, l'impression des oscillogrammes ne se fera que lorsque
tous les réglages de l'oscilloscope (synchronisation , mesures automatiques..) seront effectuées
correctement.
a)
Visualiser les oscillogrammes des signaux vS1(t) et vC1(t) sur deux ou trois
périodes.
b)
En utilisant les mesures automatiques de l'oscilloscope, donner les
caractéristiques des deux signaux à savoir:
• pour vS1(t) : les niveaux de tension,la fréquence,le temps haut, le temps bas et
le rapport cyclique .
• pour vC1(t) : les niveaux de tension et la fréquence.
➔ Comparer ces résultats avec les valeurs calculées d'après la documentation
constructeur.
➔ Conclure sur la validité des résultats obtenus.
b)
étude théorique.
Le but de cette partie est de comprendre le fonctionnement du montage étudié sans faire de
calcul. Pour cela, on va déterminer les états du transistor MOS selon les valeurs de l'entrée.
V(2)=V(6)
0
VDD/3
2.VDD/3
VDD
S
R
Out
V(G)
État du transistor
07/07/09
3/5
TP2_eleve.odt
BTS Systèmes électroniques 1ère année.
Circuit de charge du condensateur C1 :
Dessiner pour les deux états du transistor le circuit de charge du condensateur, on précisera pour
chaque cas la tension initiale, la tension finale et la tension atteinte à la commutation de la
bascule.
En utilisant la formule (vue en terminale) permettant de calculer le temps ta que met la tension
aux bornes d'un condensateur C pour passer de Vi (tension initiale) à Va (tension atteinte) lorsqu'il
se charge vers Vf (tension finale) à travers une résistance R, retrouver les valeurs de t C(H) et tC(L)
indiquées par le constructeur.
On rappelle : ta =R⋅C⋅ln

Vf −Vi
Vf−Va

3) réalisation d'un montage générateur de rampe à l'aide du TLC555.
Circuit d'étude
4,7V
TLC555
Re
D1
4.7kΩ
CV
RST
THRS
OUT
DISCH
TRIG
VDD
GND
E
B
2N2907
Rd
C
Rb
10kΩ
VC2
100Ω
C2
Cd
V DD
100nF
VS2
100nF
15V
La diode D1 est une diode zéner de tension zéner Vz=4,7V, le condensateur Cd est un
condensateur de découplage .
Le transistor 2N2907 est un transistor PNP, le
brochage est donné ci-contre
07/07/09
4/5
TP2_eleve.odt
BTS Systèmes électroniques 1ère année.
Réaliser ce montage sur une plaque d'essais.
3-1.
étude expérimentale.
c)
Donner les chronogrammes sur deux ou trois périodes de vS2(t) et de vC2(t)
après avoir réalisé les mesures automatiques des caractéristiques essentielles de ces
deux signaux.
d)
En comparant les deux phases croissantes des tensions v C1(t) (circuit précédent)
et de vC2(t) que peut -on affirmer sur le courant traversant C2 pendant cette phase ?
Quel est donc le rôle du circuit réalisé autour du transistor?
e)
Donner la loi expérimentale de la tension vC2(t) en fonction du temps pendant
cette phase.
3-2.
étude théorique.
a)
En exploitant à nouveau le tableau de la question 2)b) et en remplaçant le
circuit réalisé autour du transistor 2N2907 par un symbole approprié, donner le circuit
de charge du condensateur.
b)
En déduire alors la loi d'évolution de vC2(t) pendant cette phase et la comparer
avec la loi expérimentale trouvée précédemment.
Déterminer alors la durée de l'état haut de la tension de sortie.
c)
Comment se décharge le condensateur lorsque la sortie du timer est à zéro?
Quel est alors le rôle de Rd ? En déduire la durée de l'état bas.
d)
Donner un tableau récapitulatif regroupant les résultats expérimentaux et
théoriques concernant les diverses durées ainsi que la fréquence. Conclure.
07/07/09
5/5
TP2_eleve.odt