PCI-Proto Lab/PLX-S - PCI

PCI-Proto Lab/PLX-S
Manuel technique
HK Meßsysteme GmbH
Köpenicker Str. 325
12555 Berlin/Allemagne
Novembre 2004
Table des matières
Page
1.
Un tour d’horizon ____________________________________________________ 3
2.
Le matériel informatique ______________________________________________ 3
2.1.
Le PCI9030 de PLX Technology ________________________________________ 4
2.1.1. L’interface du PCI bus ________________________________________________ 4
2.1.2. L’interface du Local bus _______________________________________________ 4
2.2.
Le soutien JTAG _____________________________________________________ 5
2.3.
Le EEPROM ________________________________________________________ 5
3.
Une application d’exemple _____________________________________________ 5
4.
Quelques renseignements d’utilisation ___________________________________ 6
5.
Le logiciel ___________________________________________________________ 7
6.
L’appendice _________________________________________________________ 8
6.1.
Bloc-diagramme______________________________________________________ 9
6.2.
Circuit intégré ______________________________________________________ 10
6.3.
Diagrammes de connection____________________________________________ 11
6.4.
Tables de connection _________________________________________________ 13
6.5.
Connecteurs à souder ________________________________________________ 17
6.6.
Diagramme de connection EPLD_______________________________________ 18
6.7.
Diagramme de composant ____________________________________________ 19
6.8.
Oscillogrammes _____________________________________________________ 20
6.9.
Code source EPLD M4A3-64/32 _______________________________________ 26
6.9.1. Code source basé sur ABEL ___________________________________________ 26
6.9.2. Code source basé sur VHDL __________________________________________ 26
6.10.
Les adresses de livraison______________________________________________ 27
6.11.
Les adresses d’internet _______________________________________________ 28
6.12.
Les données techniques_______________________________________________ 28
Attention: Les sections 6.2 et 6.9 ne sont pas incluses dans cette édition réduite
2
1. Un tour d’horizon
Le PCI-Proto LAB/PLX-S est un instrument de travail efficient pour le développement des
cartes d’extension, pour des ordinateurs personnel et des autres systèmes qui sont munis avec le
PCI bus.
A l’aide de cette carte, il y a la possibilité d’un test plus vite et moins compliqué de ce circuit
intégré au PCI bus.
Le PCI-Proto LAB/PLX-S travaille avec le PCI Target Controller PCI9054 universel de PLX
Technology, Inc. qui maîtrise tous les modes opératoires typiques de PCI. En plus il remplit la
spécification du PCI Local bus Revision 2.2.
La carte est équipée, testée et toute suite utilisable. Le designer du système peut installer le
matériel informatique directement sur la zone utilisateur et commencer par les tests. On peut
réduire l’occupation avec les jeux de signal et les propriétés techniques du système du PCI bus
sur un minimum nécessaire .Il s’agit d’une carte PCI longue en technique de 4 couches. Il y a la
possibilité de la transformer en carte courte en la coupant aux traits marqués.
Le PCI-Proto LAB/PLX-S est construit comme une carte universelle qui soutient le système du
PCI bus avec des signaux de 5V ou de 3,3V.
Bien que la tension pour tous les circuits intégrés soit égale à 3,3V, le PCI-Proto LAB/PLX-S
est capable de fonctionner aussi avec des connecteurs moins nouveaux ayant qu’une tension de
5V. Un régulateur Low-Drop transforme les 5V en 3,3V. A l’aide de connecteurs à souder
spécials, l’utilisateur peut décider lui-même s’il veut prendre les 3,3V de tension directement du
PCI slot ou en baissant la tension de 5,5V à l’aide du régulateur.
L’alimentation pour les 3,3V et pour la masse est séparée par 2 propres couches. Une structure de
grille sur le côté d’équipage s’occupe de l’alimentation de 5V.
Le PCI-Proto LAB/PLX-S est livré avec une accolade déjà montée. Si nécessaire, l’utilisateur
peut ajouter un connecteur DSUB de 15 broches ou un connecteur BNC.
La documentation du matériel informatique de PCI-Proto LAB/PLX-S est soutenue par des
documents de circuit, des schémas d’adaptation et d’équipement, des oscillogrammes et des
textes de sources.
2. Le matériel informatique
Comme description d’introduction, on vous propose un bloc-diagramme (appendice 6.1).
Fonctionellemment, le matériel informatique est partagé en trois parties:
-
le PCI controller,
-
le EEPROM séquentiel
-
une application d’exemple avec 32 bit de verrouillage et de EPLD.
3
2.1. Le PCI9030 de PLX Technology
Le PLX PCI9030 est un PCI Target controller pour le PCI bus de 32-bit, 33-MHz. Il sert à établir
un pont PCI entre le PCI bus et les circuits utilisateur. Le PLX PCI9030 employ tous les signaux
PCI et l’interface du logiciel. En plus, il traduit ceux-ci en une interface de contrôle, d’adresse et
de données générales universelles auxquelles on peut adapter facillement des dispositifs de
mémoire et d’entrée/sortie.
Pour cela, il a deux interfaces, qu’on désigne de la façon suivante:
− l’interface du PCI bus
− l’interface du Local bus
Les interfaces du PCI controller ont une signification différente pour l’utilisateur du PCI-Proto
LAB/PLX-S, elles sont décrites ci-dessous.
2.1.1. L’interface du PCI bus
L’interface du PCI bus sert à la connection du circuit au PCI bus.Sur la PCI-Proto LAB/PLX-S,
il est également câblé avec le connercteur de carte. Il n’existe aucune nécessité de frais du côté de
l’utilisateur.
2.1.2. L’interface du Local bus
L’interface du Local bus est très importante pour l’utilisateur parce que le branchement des
applications de commutation est localisé ici. Elle est construite universellement et permet comme
ça le fonctionnement de la périphérie du matériel avec des étendues des données de bus de 8, 16
ou 32 bits et le fonctionnement des données locales et des adresses locales verrouillées jusquà 28
bits.
Des systèmes spécifiques pour l’utilisateur dirigent l’échange des données passants l’interface du
local bus à l’aide de signaux classiques comme /ALE, /LBEx, LAx, /WAIT, /READY ou
/LW/RD.
La périphérie adaptée peut consister d’un système de microprocesseur ou, dans le cas le plus
simple, formé de données verrouillées.
La construction du PCI controller soutient également l’intégration de la mémoire.Il est possible
d’adresser jusqu’à 256 Mbytes et 256 Bytes d’entrées/sorties de mémoire par espace d’adresse
locale, dont il existe jusqu’à quatres.
Des sélections de circuit spécialisés à une application et des broches d’entrée/sortie utilisables
généralement font plus facile le branchement de matériel informatique supplémentaire.
Le PCI9030 a une série de registres internes pour ranger en mémoire des données d’initialisation,
pour effecter le réglage, l’activation et la déactivation des modes d’exploitation et l’échange des
données.
Pour des expansions de BIOS on peut brancher au PCI9030 des ROM avec des interfaces
parallèles.
4
Le PCI-Proto LAB/PLX-S travaille avec un EEPROM séquentiel d’une taille de 2 Kbytes, qui
est installé sur la carte de circuit imprimé.Il contient des configurations de données pour le
controller et peut être corriger et reporter à l’aide du logiciel PlxMon, qui est livré avec le PLX
SDK.
Le PCI9030 donne naturellement aussi la possibilité de générer les interruptions non seulement
du côté local mais aussi du côté PCI.
2.2. Le soutien JTAG
Le PCI bus a des connections qui peuvent être utiliser pour le processus de test `boundary scan`.
Cettes connections, appellées aussi `JTAG pins` sont mises à la disposition par PCI-Proto
LAB/PLX-S sur une file de broche.
2.3. Le EEPROM
Le EEPROM séquentiel est utilisé dans la phase d’initialisation (pendant le lancement de
l’ordinateur principal). Il contient des données de configuration obligatoire qui initialisent le PCI
controller spéciallement pour l’application du PCI-Proto LAB/PLX-S .Le programme logiciel
PlxMon fourni avec le paquet logiciel PLX SDK donne la possibilité d’enregistrer le EEPROM
séquentiel, qui est installé sur la carte prototype, d’éditer les données et de les réinscrire dans le
EEPROM.
3. Une application d’exemple
Le PCI-Proto LAB/PLX-S a une application d’exemple qui montre à l’utilisateur comment on
peut adapter les différents besoins de matériels (accès de mémoire et d’entrée/sortie, jeux de
signal haut actif/bas actif). L’application d’exemple permet d’écrire et de lire des données de 32
bit sans dépenses supplémentaires ce qui concerne le matériel informatique. Pour ça on a realisé
un décodeur qui contrôle les signes. Celui-ci met à la disposition des signaux de contrôle pour
l’écriture et la lecture des données.
Le PCI-Proto LAB/PLX-S est doté avec des vérrouillages qui permettent l’input et l’output de
données de 32 bit. La logique qui est nécessairement supplémentaire est placée sur un dispositif
EPLD, réserve aussi de la place pour des modifications spécifique par l’utilisateur. Il peut être
programmer 'in system' avec un simple câble de connection par l’interface paralèlle de
l’ordinateur. Les textes de sources pour EPLD sont un component de cette documentation. Le
logiciel pour la programmation de EPLD est possible à commander chez votre distributeur de
composant électronique local. On peut également le télécharger gratuitement des sites de web de
l’entreprise.
5
4. Quelques renseignements d’utilisation
Pour réaliser à succès le materiel informatique PCI avec PCI-Proto LAB/PLX-S, il est
absoluement nécessaire d’étudier cette documentation et le manuel technique sur le PCI
controller. S’il n’est pas joint au produit PCI-Proto LAB/PLX-S, il existe la possibilité de le
commander gratuitement chez PLX Technology/USA or Scantec - Topas/Germany. Les numéros
de téléphone et les adresses se trouvent sur l’appendice de cette documentation.
On peut également trouver des informations et des tuyaux ce qui concerne le travail avec le PCI
controller dans l’internet. Il existe aussi un manuel technique pour le PCI9054 sous forme d’un
dossier. Celui-ci est à télécharger des sites de web de PLX technology. Quelques adresses de
sites intéressantes se trouvent dans l’appendice.
Les informations suivantes sont une aide pratique pour le travail avec le PCI-Proto LAB/PLX-S
et pour éviter des fautes. Elles sont énumérées dans un ordre non approvisioné.
− Le PCI-Proto LAB/PLX-S est initialisé de la façon qu’on ait quatres régions d’adresse en
mémoire et d’entrée/sortie. Ceux-ci font possible les accès suivantes:
région PCI 0
configuration de la mémoire,
utilisée pour accès hôte sur les registres Local/Runtime/DMA
région PCI 1
configuration d’entrée/sortie,
utilisée pour accès hôte sur les registres Local/Runtime/DMA
région PCI 2
configuration d’entrée/sortie,
étendue d’adresse: 16 bytes, correspond avec l’espace d’adresse locale 0
région PCI 3
configuration de la mémoire,
étendue d’adresse: 16 bytes, correspond avec l’espace d’adresse locale 1
région PCI 4
inactive
correspond avec l’espace d’adresse locale 2,ne pas utilisé en état de livraison
des cartes prototypes
région PCI 5
inactive
correspond avec l’espace d’adresse locale 3,ne pas utilisé en état de livraison
des cartes prototypes
− L’étendue des deux espaces d’adresse locales (0 and 1) est initialisée pour 32 bits. Il est
possible d’accéder aux verrouillages installés sous forme d’une application d’exemple avec
des instructions de lire ou écrire de 32 bit, 16 bit et 8 bit. On peut accéder aux verrouillages
avec des instruction basés sur entrées/sorties (utiliser l’adresse de base de la région PCI 2) ou
basés sur la mémoire (utiliser l’adresse de base de la région PCI 3).
− Pour lire et écrire des données de 32 bit, il faut utiliser l’offset d’adresse 0. Pour lire et écrire
des données de 16 bit, on peut utiliser l’offset d’adresse de 0 ou 2 et pour lire et écrire des
données de 8 bit on peut utiliser l’offset d’adresse de 0, 1, 2 ou 3.
− Le PCI-Proto LAB/PLX-M est doté avec un propre vendor ID, device ID, Sub vendor ID et
Sub system ID. Le vendor ID (105Bh) et le device ID (9030h) sont attribués par le PCI-SIG à
la PLX Technology et ne seraient pas à changer. Le sub device ID (9030h) était accordé par
PLX Technology pour ce type de PCI controller et ne serait non plus à changer. Le Sub system
ID (2263h) était accordé spécialement pour le produit PCI-Proto LAB/PLX-S. L’utilisateur
peut bien demander à PLX Technology une Sub system ID pour sa propre application.
Demander, s’il vous plaît, à ce sujet votre marchand de PLX.
6
5. Le logiciel
Le logiciel à propos de la carte PCI-Proto LAB/PLX-S est en vente à la demande.
Le PLX SDK (producteur original : PLX Technology), inclut une bibliothèque de Host API
(Application Programming Interface) pour le PCI controller, ainsi que des logiciels de commande
de périphérique pour WindowsXP /2000 /NT /98/Linux et quelques exemples de codes source.
Le PLX SDK contient le programme moniteur utile PlxMon. Ce programme donne la possibilité
de lire et écrire des données en format de BYTE, LWORD et DWORD par l’accès d’entrée/sortie
ou de mémoire. Le matériel informatique de l’application d’exemple montée sur carte de circuit
est accessible avec le programmme PlxMon également. Le PlxMon fait possible le changement
de la configuration et de l’initialisation du PCI controller, permet à l’utilisateur de lire et écrire
les contenus des EEPROM séquentiel et encore beaucoup plus.
Il y a deux possibilités pour saisir sur les données de verrouillage:
-
commandes d’entrée/sortie (utiliser la région d’adresse PCI 2, correspond avec l’espace
d’adresse locale 0) ou
- commandes de mémoire (utiliser la région d’adresse PCI 3, correspond avec l’espace
d’adresse locale 1)
Les offsets d’adresse suivantes sont utilisés par les applications d’exemple:
Pour des accès de données de 32bit:
offset 0h
bits de données0 -31, lane 0, 1, 2, 3
Pour des accès de données de 16bit:
offset 0h
bits de données0 -15, lane 0, 1
offset 2h
bits de données15 -31, lane 2, 3
Pour des accès de données de 8bit:
offset 0h
bits de données0 -7,
offset 1h
bits de données8 -15,
offset 2h
bits de données16 -23,
offset 3h
bits de données24 -31,
lane
lane
lane
lane
0
1
2
3
Des informations sur le maniement ainsi que l’utilisation du paquet de logiciel PLX SDK se
trouve sur notre disque. Celle-ci contient des manuels et une documentation détaillée.
Le paquet logiciel PLX SDK n’est pas inclus dans le produit PCI-Proto LAB/PLX-S. On peut le
commander à part chez notre entreprise.
7
6. L’appendice
8
6.1. Bloc-diagramme
9
6.2. Circuit intégré
Attention: La section 6.2 n’est pas incluse dans cette édition réduite
10
6.3. Diagrammes de connection
Diagramme de connection du côté de composant défectueux
11
Diagramme de connection du côté de soudures
12
6.4. Tables de connection
Tables de connection des files de broches JP3, JP5
Broche
01
03
05
07
09
11
13
15
17
19
21
Nom
+3,3V
out_data 00
out_data 02
out_data 04
out_data 06
GND
out_data 08
out_data 10
out_data 12
out_data 14
+3,3V
Broche
02
04
06
08
10
12
14
16
18
20
22
Nom
+5V
out_data 01
out_data 03
out_data 05
out_data 07
GND
out_data 09
out_data 11
out_data 13
out_data 15
+5V
Table de connection des files de broches JP3 (bus d’utilisateur/ sortie
des données 0 - 15)
Broche
01
03
05
07
09
11
13
15
17
19
21
Nom
+5V
out_data 31
out_data 29
out_data 27
out_data 25
GND
out_data 23
out_data 21
out_data 19
out_data 17
+5V
Broche
02
04
06
08
10
12
14
16
18
20
22
Nom
+3,3V
out_data 30
out_data 28
out_data 26
out_data 24
GND
out_data 22
out_data 20
out_data 18
out_data 16
+3,3V
Table de connection des files de broches JP5 (bus d’utilisateur/ sortie
des données 16 - 31)
13
Tables de connection des files de broches JP6, JP8
Broche
01
03
05
07
09
11
13
15
17
19
21
Nom
+5V
in_data 17
in_data 19
in_data 21
in_data 23
GND
in_data 25
in_data 27
in_data 29
in_data 31
+5V
Broche
02
04
06
08
10
12
14
16
18
20
22
Nom
+3,3V
in_data 16
in_data 18
in_data 20
in_data 22
GND
in_data 24
in_data 26
in_data 28
in_data 30
+3,3V
Table de connection des files de broches JP6 (bus d’utilisateur/ entrée
des données 16 - 31)
Broche
01
03
05
07
09
11
13
15
17
19
21
Nom
+3,3V
in_data 14
in_data 12
in_data 10
in_data 08
GND
in_data 06
in_data 04
in_data 02
in_data 00
+3,3V
Broche
02
04
06
08
10
12
14
16
18
20
22
Nom
+5V
in_data 15
in_data 13
in_data 11
in_data 09
GND
in_data 07
in_data 05
in_data 03
in_data 01
+5V
Table de connection des files de broches JP8 (bus d’utilisateur/ entrée
des données 0 - 15)
14
Tables de connection des files de broches JP4, JP7, JP1, JP2
Broche
01
03
05
07
09
11
13
15
17
19
21
Nom
+5V
LD 00
LD 02
LD 04
LD 06
GND
LD 08
LD 10
LD 12
LD 14
+5V
Broche
02
04
06
08
10
12
14
16
18
20
22
Nom
+3,3V
LD 01
LD 03
LD 05
LD 07
GND
LD 09
LD 11
LD 13
LD 15
+3,3V
Table de connection des files de broches JP4
(Local bus/ données 0 - 15)
Broche
01
03
05
07
09
11
13
15
17
19
21
Nom
+5V
LD 16
LD 18
LD 20
LD 22
GND
LD 24
LD 26
LD 28
LD 30
+5V
Broche
02
04
06
08
10
12
14
16
18
20
22
Nom
+3,3V
LD 17
LD 19
LD 21
LD 23
GND
LD 25
LD 27
LD 29
LD 31
+3,3V
Table de connection des files de broches JP7
(Local bus/ données 16 – 31)
Broche
01
03
Nom
TDI_S
TCK_S
Broche
02
04
Nom
TDO_S
TMS_S
Table de connection des files de broches JP1
(Soutien JTAG)
Broche
01
03
05
Nom
TCK_C
TDO_C
TDI_C
Broche
02
04
06
Nom
TMS_C
/TRST_C
GND
Table de connection des files de broches JP1
(Soutien JTAG)
15
Table de connection des files de broches JP20, JP21
Broche
01
03
05
07
09
11
13
15
17
19
21
23
25
27
29
31
Nom
PCI9030
Broche
Nom
Fonctions
+5V
power supply
02
LA 02
LA 03
output
04
LA 04
LA 05
output
06
LA 06
LA 07
output
08
LA 08
LA 09
output
10
LA 10
LA 11
output
12
LA 12
LA 13
output
14
LA 14
LA 15
output
16
LA 16
LA 17
output
18
LA 18
LA 19
output
20
LA 20
LA 21
output
22
LA 22
LA 23
output
24
GP7/LA24
GP6/LA25 input/output
26
GP5/LA26
GP4/LA27 input/output
28
GP3//CS3
GP2//CS2 input/output
30
GP1//LLK
GP0//WT input/output
32
GND
PCI9030
Fonctions
output
output
output
output
output
output
output
output
output
output
output
input/output
input/output
input/output
input/output
power supply
Table de connection des files de broches JP20 (Local bus/ adresses 0 -31)
Broche
Nom
01
03
05
07
09
11
13
15
17
19
21
23
25
27
29
31
33
LPMESET
+5V
CPCISW
/LBE0
/LBE1
/LBE2
/LBE3
/READY
GND
/ADS
/BLAST
GP2//CS2
GP0//WT
/ENUM
/CS0
/CS1
/LPMINT
PCI9030
Broche
Nom
Fonctions
input
02
LCLK
power supply
04
+3,3V
input
06
/BTERM
output
08
/WR
output
10
/RD
output
12
ALE
output
14
GP3//CS3
input
16
LGNT
power supply
18
LWRD
output
20
LREQ
output
22
GP8
input/output
24
BCLKO
input/output
26
/LRESET
output
28
LINTI1
output
30
LINTI2
output
32
GP1//LLK
output
34
LEDON
PCI9030
Fonctions
input
power supply
input
output
output
output
input/output
output
output
input
input/output
output
output
input
input
input/output
output
Table de connection des files de broches JP21 (Local bus/ signaux de
commande)
16
6.5. Connecteurs à souder
Jumper
default
SJ
setting
1
2
closed
closed
3
open
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
open
open
closed
open
open
open
open
open
open
open
open
open
open
open
open
closed
closed
closed
closed
closed
closed
closed
closed
1)
2)
Fonction
ouvert
motherboard JTAG chain broken
Card Power Requirement Indication
PRSNT1# is open (high)
Card Power Requirement Indication
PRSNT2# is open (high)
MODE input pin (PCI9030) is low
not user function
+3.3V Main Supply active 1)
+5V Main Supply active 1)
+5V Main Supply active 1)
+5V Main Supply active 1)
+5V Main Supply active 1)
+5V Main Supply active 1)
+5V Main Supply active 1)
+5V Main Supply active 1)
+5V Main Supply active 1)
+5V Main Supply active 1)
+5V Main Supply active 1)
+5V Main Supply active 1)
+5V Main Supply active 1)
Output latch `Data 8-15` at tristate 2)
Output latch `Data 0-7` at tristate 2)
Output latch `Data 24-31`at tristate 2)
Output latch 'Data 16-23' at tristate 2)
Input latch 'Data 16-23' locked 2)
Input latch 'Data 24-31' locked 2)
Input latch 'Data 0-7' locked 2)
Input latch 'Data 8-15' locked 2)
fermé
Motherboard JTAG chain closed
Card Power Requirement Indication
PRSNT1# is low
Card Power Requirement Indication
PRSNT2# is low
MODE input pin (PCI9030) is high
not user function
+5V Main Supply active 1)
+3.3V Main Supply active 1)
+3.3V Main Supply active 1)
+3.3V Main Supply active 1)
+3.3V Main Supply active 1)
+3.3V Main Supply active 1)
+3.3V Main Supply active 1)
+3.3V Main Supply active 1)
+3.3V Main Supply active 1)
+3.3V Main Supply active 1)
+3.3V Main Supply active 1)
+3.3V Main Supply active 1)
+3.3V Main Supply active 1)
Output latch `Data 8-15` active 2)
Output latch `Data 0-7` active 2)
Output latch `Data 24-31` active 2)
Output latch 'Data 16-23' active 2)
Input latch 'Data 16-23' transparent 2)
Input latch 'Data 24-31' transparent 2)
Input latch 'Data 0-7' transparent 2)
Input latch 'Data 8-15' transparent 2)
Fermez SJ6 et laissez SJ7-SJ18 ouvert pour une fourniture principale de +5V, fermez SJ7-SJ18 et laissez SP6
ouvert pour une fourniture principale de +3.3V.
Pour prévenir des dégâts éléctriques ne fermez jamais SJ6 et SJ7-SJ18 en même temps. La DEL D1 (jaune)
signale la presence de fourniture de +3.3V à propos du slot PCI utilisé.
Ouvrez SJ19-26 pour commander les signaux de /OE- and LE- à l’aide d’un circuit électrique individuel.
17
6.6. Diagramme de connection EPLD
Diagramme de douilles du M4A3-64/32, vue sur le côté de sourdes
Broche
Nom
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
GND
LREQ
/BTERM
ALE
/BLAST
LWRD
LA2
/ADS
LA3
TDI
GP1//LLK
GND
TCLK
/IOE3
/IOE2
/IOE1
/IOE0
OLE0
OLE1
OLE3
OLE2
+3,3V
M4A3-64/32
Fonctions
power supply
output
output
input (inactive)
input (inactive)
input
input
input
input
ISP-Interface
in-/output (inactive)
power supply
ISP-Interface
output
output
output
output
output
output
output
output
power supply
18
Broche
Nom
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
GND
/CS1
/CS0
GP2//CS2
GP3//CS3
not used
not used
/LBE3
/LBE2
TDS
LCLK
GND
TDO
/LBE1
/LBE0
GP0//WT
/LRESET
/WR
/RD
/READY
LGNT
+3,3V
M4A3-64/32
Fonctions
power supply
input (inactive)
input (inactive)
in-/output (inactive)
in-/output (inactive)
I/O20
I/O21
input
input
ISP-Interface
CLK1/I1
power supply
ISP-Interface
input
input
in-/output (inactive)
input
input (inactive)
input (inactive)
output
input (inactive)
power supply
6.7. Diagramme de composant
19
6.8. Oscillogrammes
20
6.8.1
Oscillogramme, accès de host sur l’application d’exemple sur le local
bus, local 'ready' commandé
21
6.8.2
Oscillogramme, opération de lire de 32bit de host du local bus
(commandement: &ol adr 0h), local 'ready' commandé
22
6.8.3
Oscillogramme, opération de lire de 32bit de host du local bus
(commandementde PlxMon: &il adr), local 'ready' commandé
23
6.8.4 Oscillogramme, opération de lire de 32bit de host du local bus
(commandement de PlxMon: &ol adr FFFFh), local 'ready'
commandé
24
6.8.5 Oscillogramme, opération de lire de 32bit de host du local bus avec la présentation
d’une data line LDx (commandementde PlxMon: &il adr), local 'ready' commandé
25
6.9. Code source EPLD M4A3-64/32
6.9.1. Code source basé sur ABEL
6.9.2. Code source basé sur VHDL
Attention: La section 6.9 n’est pas incluse dans cette édition réduite
26
6.10. Les adresses de livraison
Notre Hotline:
HK Meßsysteme GmbH
Köpenicker Str. 325
D-12555 Berlin/Allemagne
Personne à contacter: Mathias Kurzweg
Phone: ++49/30/65 76 2346
Fax: ++49/30/65 76 2348
E-Mail: [email protected]
Web: http://www.pci-tools.com
http://www.pci-tools.de
Pour nos clients à l’étranger
North America:
Japan:
HKM USA
80 Lancaster Dr.
Tewksbury, MA 01876
Fax:++1-978-863-0069
Contact Person: Ilse Seichter
Email: [email protected]
Tateno-Dennou Inc.
ASO bldg., 5-955 Baigo
Oume-city, Tokyo, 198-0063 Japan
Phone: ++81-428-77-7000
Fax: ++81-428-77-7010
Contact Person: Takao Fujii
Email: [email protected]
Taiwan
Spain
Bentech Computer & Systems Corp.
7F-3, No.23 Lane 169, Kang-Ning Str.
His Chih Chen, Taipei Hsien,
Taiwan, R.O.C.
Phone: 886-2-2695-8906
Fax: 886-2-2695-8911
Contact Person: Benjamin Chu
Email: [email protected]
Gerhard Kassner
Servicios de comunicación
Paseo Vergara, 9, 4-4M
28250 Torrelodones (Madrid)/Spain
Phone/Fax: ++34-91-8590 797
Contact Person: Gerhard Kassner
Email: [email protected]
Korea
India
Dong AH Trade Corporation
371-7 Hwagok 7-Dong,
Kangso-Gu. 157-017,
Seoul, Korea
Phone: 82-2-2065-3311, 82-2-2608-8161
Fax: 82-2-2608-8160
Contact Person: H.J. Lee
Email: [email protected]
Ximax Technologies PVT. LTD.
106, Annexure Bldg., Kodandarama
Complex, Gandhi Bazaar Main Road,
Basavanagudi,
56004 Karnataka, Bangalore
Phone: 91-80-2660 8679 / 9628
Contact Person: Rajesh K
Email: [email protected]
27
Fabricant de PCI9030:
PLX Technology, Inc.
390 Potrero Ave.
Sunnyvale, CA 94086
U.S.A.
Phone:
Fax:
Web:
++1-800-759-3735
++1-408-774-2169
http://www.plxtech.com
Distributeurs allemands des produits de PLX Technology
SCANTEC GmbH
Industriestrasse 17
82110 Germering / Germany
Phone:
Fax:
Web:
TOPAS electronic GmbH
Postfach 11 04 11
30100 Hannover / Germany
++49-89-899143-0
++49-89-8576574
http://www.scantec.de
Phone:
Fax:
Web:
++49-511-96864-0
++49-511-96864-64
http://www.topas.de
6.11. Les adresses d’internet
http://www.plxtech.com
http://www.latticesemi.com
http://www.pcisig.com/news_room
http://www.pcisig.com/news_room/faqs
http://www.pci-tools.com
http://www.pci-tools.de
6.12. Les données techniques
Interface du bus:
PCI, remplit la Local Bus Specification, Revision 2.2
PCI controller:
CY709449 PV, Cypress Semiconductor Corporation (USA)
Taille:
312mm x 106mm, (174mm x 106mm après la réduction
mécanique)
32Bit/33 MHz carte PCI universelle 3.3V /5V
Carte de montage (aire):
162,2 cm2
Fourniture:
+3.3V, +5V, ±12V, la classe de consommation
d’alimentation totale est à décider par les connecteurs à souder
28