Le visualiseur de CAD et de schemas TH_JTAG

Transcription

Nouveautés de la version 4.30
Nouveautés :
- "TH_CAD_View"
- "TH_Checksum"
- "Station de Test Portable"
: Le visualiseur de CAD et de schemas TH_JTAG
: Calcul du checksum des fichiers de programmation pour
TH_JTAG
: inclus le kit de développement pour la station portable
nouvelle génération
Améliorations/corrections de bugs :
* TH_BDD V2.76 : générateur de bases de données carte
- meilleur analyseur syntaxique des équations THK,
- gestion des LocalModif pour test liaisons et mémoires,
- gestion des titres des fonctionss de test du module0,
- modification du nom des THB en nouvelle release.
* TH_BSDL V1.67 : translateur BSDL vers THC
- correction lecture instructions (avec plusierus opcode),
- gestion des instructions Active_Disengage pour les Cyclon3,
- gestion COMPLIANCE_PATTERN avec des cellules vectorisées,
* TH_BDO V2.34 : générateur de bases de données carte
- ajout pour THSVF (POD autonome Le Haillan) d'un tms_reset avant chaque test,
- gestion des EEPROM en groupe,
- gestion des composants Latch sur le bus d'adresse d'une SRAM,
- Warning sur les composants JTAG n'ayant pas de registre boundary,
- qualification possible des messages Errors,Warnings,Informations,
- création d'un fichier de documentation (liste des fonctions de test),
* TH_TEST V1.41 : exécution des fonctions de test bus et mémoires
- gestion des broches testées pour des mémoires EEPROM,
- fonction de test (accés écriture/lecture) des mémoires I2C, SPI et MicroWire,
- améliore les messages d'erreur sur le test des mémoires SDRAM,
- correction de la fonction TEST pour une mémoire FLASH (multi-TAP),
* TH_ISP V1.74 : exécution des fichiers JAM et SVF
- fichier de debug sur le calcul de délai (choix RunTck / delay),
- en SVF, pour une commande RunTest inférieure à 1000 TCK, la fonction
RunTck est exécutée (personnalisable dans le fichi_er INI 'NbTckClock'),
* DLL_GCAT V2.51 : concaténation de bases de données CAO
- récupère les informations du fichier FabMaster Device.ASC,
- format fichiers créés toujours en VALID,
* BRD_WIN V4.30 : template du séquenceur d'exécution des fonctions de test
- sur bouton HELP : version du générateur automatique,
- écriture dans les fichiers rapports 'Flash_rpt.txt' et 'Isp_rpt.txt'
du CRC des fichiers de données chargés (valeur caractéristique),
Nouveautés :
- "Virtual JTAG"
- "TH_CAD_View"
- "Station de Test Portable"
: Voir la section sur "comment développer en Virtual
JTAG"
: Le visualiseur de CAD TH_JTAG
: inclus le kit de développement pour la station
portable
Améliorations/corrections de bugs :
- gestin des broches OUT en 'open collector',
- amélioration gestion broches BSDL Compliance_Pattern,
- protection avec message d'erreur sur des fichiers DAT incohérents,
- définition des connecteurs JTAG dans la base de données THK,
- message erreur sur mémoire FLASH avec JTAG manquants sur ADDR 0..12, DATA 0..7,
- amélioratin des messages d'erreur sur les broches Compliance des JTAG,
- ajout d'une liste des équipotentielles ayant une broche JTAG,
- gestion de cellules JTAG différentielles pour les mémoires DDR2,
- gestin des conflits pouvant être générés par une test liaisons,
- indique dans Warnings.RPT les broches refusées car générant un conflit
sur d'autres équipotentielles,
- correcti0n sur le choix d'une broche JTAG pour un test mémoire,
- ajout de commentaire sur le test FIFO pour une horloge permanente,
- cherche sur toutes les équations THK de traversée, celle qui donne un JTAG,
- ajoute dans LBT les broches JTAG (TCK,...) jusqu'au connecteur,
- signale un composant JTAG ayant une fréquence TCK trop faible,
- signale plusieurs boucles JTAG secondaires dans un TAP (chemin TDI/TDO complexe),
- gestion d'un composant LATCH pour une FLASH ancienne (pas de mode Unlock-Bypass),
- ajoute un test de 0 rampant sur les adresses d'une mémoire SDRAM,
- création du fichier d'export pour le viewer TH_VIEW_CAD,
- écriture FLASH sans 'Pulling DATA7' aprés 25 données écrites,
- correction test des composants FIFO,
- création du fichier THD (TH_DEBUG) pour les mémoires,
- gestion des fichiers DAT créés en dehors de VALID,
* TH_COUV V1.26 : calcul du taux de couverture de la carte sous test
- correction d'une violation du logiciel,
* TESTJTAG.DLL V4.20 : template du séquenceur d'exécution des fonctions de test
- pouvoir utiliser les ressources numériques ET analogiques d'une IOBOX analogique,
* BRD_WIN 2.02 :
Séquenceur de test :
- Correction du bug des leds de résultat
- Correction de la disparition de la fenetre de stimuli
* THBWIZZARD 1.05 : Gestion de la boucle JTAG
- Fenetre verte si la boucle JTAG est OK, rouge sinon
Nouveautés :
- "TH_CONFIG" : Gestionnaire de configuration
- "TH_GCAT"
: Nouveau logiciel de fusion de netlist
- "TH_LICENCE" : Nouveau systeme de licence
- "THK_LIB"
: Nouvelle gestion de la base de données THK
- "TH_HELP"
: Amélioration de la documentation
- Portail utilisateur avec gestion de séquences "user define" ( Super Séquence )
- FLASH
: Gestion de la gamme complete des mémoires series ( I2C, SPI, MICROWIRE )
- FLASH-Latched : Gestion des flashs avec buffers latchés
- TESTJTAG.DLL : Amélioration du template applicatif
- POD AUTONOME
: Gestion des séquences SVF pour le pod Autonome THAV le Haillan
- TH_DEBUG
: Lancement de la séquence KO du programme de test avec TH_DEBUG
- ISP
: Intégration d'un module IP pour composants Cyclone permettant un
téléchargement rapide des mémoires EPCS
- TRAINING KIT
: Kit de formation téléchargeable sur le site internet de th_jtag (
http://www.th_jtag.com )
Correctifs :
- Meilleure gestion du compilateur "Visual C++ Express" ( arret si probleme dans la génération de la
DLL de test )
- Touche "arret utilisateur" fonctionnelle lors de la compilation d'un projet TH_JTAG
- Amélioration de l'intégration du controleur PCI-Express
- correction génération brd_mod0 pour les composants sur TAP4 et plus,
- sur un composant SRAM, le port 'MODE' est géré comme le lablel 'ZZ' (valeur d'init),
- analyseur syntaxique sur le fichier 'projet.CSV',
- en FabMaster, on ne fixe plus les alimentations (proposition dans UPD),
- dans fichier THK, gestion des mots clefs : ERASE_TIME_OUT, LATCH,
- enlève les caractères non alpha-numérique dans les labels d'un THK,
- dans le cas d'un composant sur plusieurs boucles JTAG (SPL), ne génère plus
ce composant en doublon dans la partie DEVICE d'un fichier THB,
- gestion de la clef BOM_IGNORE dans le fichier Pstxprt.dat (composant non implanté),
- allume les LED lors dut test dans l'ordre du fichier UPD,
- vérification de la cohérence entre le PACK CAO et le fichier THK associé,
- cherche les fichiers THK dans la base ATDM_THK.BDD fournie, avec
possibilité d'en ajouter dans la base USER_THK.BDD,
- génère une erreur en cas de conflit entre une broche HOLD_1 ou0 et une autre broche,
- ajout de la fonction TEST pour une mémoire FLASH (pour les adresse >12),
- génération du warning 'pas d'équation valide' uniquement dans le Safety,
- vérification du connecteur JTAG (si le type est connu),
- DFT voir rapport TUG 2010,
- génération du fichier THSVF pour le PodAutonome,
- test des SENSE et POWER avec un chemin de test éventuel (cavalier, ...),
- calcule la testabilité sur les broches non connectées,
- création d'un masque SCAN_IR pour la génération d'un fichier SVF,
- affiche un témoin de progression pour les fonctions des mémoires,
- génération d'un fichier pour TH_DEBUG en cas d'échec du test,
- gestion de préfixes des composants pour l'affichage des messages d'erreurs,
- pour mise au point manuelle, création d'une fonction SearchOneDataInFlashEprom,
* TH_JTAG V2.25 : organisation des objets board, component et bus
- méthode pour récupérer le mode de test d'une broche (Direct ou Inverse),
- les fichiers CAO ne sont plus obligatoirement dans un environnement TH_JTAG,
- la concaténation de fichiers VALID et FabMaster donne des fichiers VALID,
- il n'existe aucune notion de connexions,
* TH_ETC Vx.xx : gestionnaire de testabilité carte électroniques
- ajoute un drapeau 'true' pour le test JTAG quand au moins une broche
est testée en liaisons,
- correction du calcul des broches non connectées,
- correction des préfixes à enlever du calcul,
- fenêtre DispInfo plus grande,
- vérification du CRC d'un fichier données, lors de la vérification de sa présence,
- possibilité dans le fichier INI de ne pas relacher les composants JTAG entre
les différentes fonctions de test (cas d'un porcesseur présent),
- sélection par une entrée INI des préfixes des composants à afficher,
Hardware :
: Contrôleur PCI Express
: Module IOBOX Analog Mux 40 ( 40 inputs analogiques )
: Contrôleur USB2.0 lite
: Kit de formation TH_JTAG ( Hardware + software )
Software :
THK+
: Programmation de type ‘’basic’’ pour les clusters de type non JTAG
Production
: Nouveau portail de production avec plusieurs degrés de gestion des programmes
TH_IDE
: Nouveaux wizards
TH_VIEW3
: Un th_view graphique plus adapté aux besoins de dépannage ( regéneration de schemas … )
Evolution du CD-ROM 4.01 (03/2010) :
- correction génération brd_mod0 pour les composants sur TAP4 et plus,
- sur un composant SRAM, le port 'MODE' est géré comme le lablel 'ZZ' (valeur d'init),
- analyseur syntaxique sur le fichier 'projet.CSV',
- en FabMaster, on ne fixe plus les alimentations (proposition dans UPD),
- dans fichier THK, gestion des mots clefs : ERASE_TIME_OUT, LATCH,
- enlève les caractères non alpha-numérique dans les labels d'un THK,
- dans le cas d'un composant sur plusieurs boucles JTAG (SPL), ne génère plus
ce composant en doublon dans la partie DEVICE d'un fichier THB,
- génère une erreur en cas de conflit entre une broche HOLD_1 ou0 et une autre broche,
- ajout de la fonction TEST pour une mémoire FLASH (pour les adresse >12),
- génération du warning 'pas d'équation valide' uniquement dans le Safety,
- vérification du connecteur JTAG (si le type est connu),
- DFT voir rapport TUG 2010,
- génération du fichier THSVF pour le PodAutonome,
- calcule la testabilité sur les broches non connectées,
- création d'un masque SCAN_IR pour la génération d'un fichier SVF,
- affiche un témoin de progression pour les fonctions des mémoires,
- génération d'un fichier pour TH_DEBUG en cas d'échec du test,
- génération d'un fichier relatant les broches mises en jeu au cours du test,
- méthode pour récupérer le mode de test d'une broche (Direct ou Inverse),
- les fichiers CAO ne sont plus obligatoirement dans un environnement TH_JTAG,
- la concaténation de fichiers VALID et FabMaster donne des fichiers VALID,
- il n'existe aucune notion de connecxions,
- ajoute un drapeau 'true' pour le test JTAG quand au moins une broche
est testée en liaisons,
- correction du calcul des broches non connectées,
- correction des préfixes à enlever du calcul,
- vérification du CRC d'un fichier données, lors de la vérification de sa présence,
- possibilité dans le fichier INI de ne pas relacher les composants JTAG entre
les différentes fonctions de test (cas d'un porcesseur présent),
- exécution module2 (ISP, SRAM, ...) dans l'ordre du fichier UPD,
- en FabMaster, les labels d'un THK sont limités à 30 caractères,
- le registre d'instruction d'un composant JTAG n'est plus limité à 32 bits,
- message d'erreur en cas de duplication des labels dans un registre boundary,
- dans un fichier THK, explicite un type parmi SPI, I2C ou MICROWIRE,
- définition d'un composant de type LATCH pour la programmation mémoires,
- uniformité du fichier de qualification pour la vérification des upgrade,
- correction génération pour une résistance reliée sur elle même,
- Informations.RPT contient les broches mises en HOLD du fait d'un contrôle global,
- correction violation pour les labels 'PortName' trop long,
- gestion d'un composant LATCH avec des mémoires FLASH groupées,
- toutes résistances dont la valeur est inconnue deviennent un court-circuit,
- gestion des composants mémoires double port,
- génération d'un warning pour une mémoire avec un label WE (sans doute NWE),
- correction de l'avance du BarGraph pour la programmation d'un Cyclo3,
- possibilité de ne pas vérifier le nombre de cellules pour un ISP sur une boucle complète,
- en SVF, change la fréquence TCK si demandé,
- en SVF, replace la fréquence aprés exécution,
- la fonction CheckRamStatic a un paramètre de plus (delai) optionnel,
- correction de la fonction Erase Flash Intel,
- correction du message d'erreur sur le test d'une mémoire Sdram_DD2,
- correction de la gestion FLASH avec un bus de données sur plusieurs TAP,
- correction du décalage dans la programmation d'une mémoire EEPROM,
- augmentation de la variable Instruction pour accepter plus de 32 cellules,
* TH_GCAT V2.48 : concaténation de bases de données CAO
- correction de la possibilité dans EWL de connecter une broche plusieurs fois,
- le fichier INI n'utilise pas par défaut le NO_TDO dans les Scan JTAG,
un composant associé au fichier 'compo_hz.thk" a toutes ses broches 'I',
- correction de la génération d'un groupe de mémoires FLASH,
- Evolution du CD-ROM 3.90 (1/2009) :
- gestion des composants Sdram_DDR2,
- extraction des broches 'compliance' des fichiers BSDL,
- extraction pour les résistances de 'VALUE' dans le fichier PstXprt.Dat,
- correction sur fichiers BSDL des cellules de contrôles unique,
- extraction de la valeur initiale à fixer pour les cellules input d'un BSDL,
- gestion BSDL des signaux différentiels avec 2 cellules JTAG,
- message d'erreur si IDCODE dans fichier BSDL, mais pas d'instruction,
- reprise de l'algorithme de recherche de broches JTAG pour les mémoires,
- correction de la fonction SaveData pour une mémoire I2C,
- création du fichier TH_COUV_BDO.ETC (broches testées pour TH_ETC),
- pas de test liaisons mettant en jeu les broches JTAG (TCK, ...),
- ajoute les broches COMPLIANCE dans les fichiers rapport,
- correction de la traversée des résistances de faible valeur,
- correction des messages Warning,
- gestion du fichier INI du projet sous le répertoire EXE,
- correction fonction CheckRamStatic avec un bus de données sur plusieurs TAP,
- fonctions de test des mémoires Sdram_DDR et DDR2,
- méthode de création d'un bus sans indiquer le nombre de paramètres,
- en mode CAO, les connecteurs sont écrits dans le fichier EWL et non plus dans les fichierd DAT,
- la réunion des connecteurs est concervée dans un envirronnement non_th_jtag,
- fichier du générateur automatique (type CSV) sur la nombre de broches
testées par composant,
- gestion du fichier INI sous le répertoire EXE du projet,
* DISP_MSG V2.28 : gestionnaire des messages d'erreur
- correction des allocations mémoires,
- surécrit le fichier THB en cas de changement dans la boucle JTAG,
- largeur de bus pour les composants SPI,
- correction de la génération si plusierurs composants I2C,
- pour Sdram_DDR 8 bits, reconnaissance des ports RDSQ au lieu de LDSQ et UDDS,
- gestion des composants EEPROM type 28LCxx,
- création d'un fichier rapport sur le test possible des connecteurs,
- accepte le type 'output2' pour les I2C et SPI lors de la recherche d'une broche JTAG,
- possibilité de la commande SENSe sur une broche non connectée,
- renseigne le titre de la fonction FLASH avec tous les repères mémoires,
- correction en n'utilisant plus les broches Safety dans les test de liaisons,
- gère les instructions CLAMP et les registres d'instruction supérieure à 32 bits,
* TH_HEXA V1.03 : gestionnaire de fichiers à télécharger MOTOROLA
- n'enlève plus les données à FF,
- gestion du composant SPI,
- le port d'adresse est nommé ADDR et non plus A pour une meilleure vérification,
- correction du calcul du CRC pour les composants JTAG,
- gestion de la mémoire Sdram_DDR2,
- dans Mod2, les composants non utiles sont mis en CLAMP (si existe),
- les broches COMPLIANCE sont positionnées dans le Safety,
- mise à jour avec le JamPlayer 2.3 modifié pour ACTEL,
- correction de la fonction SaveData pour une FLASH en mode binaire,
- gestion fichier TEXTE (Adresse, Donnée) pour toutes les mémoires programmables,
- amélioration de la fonction SaveData d'une FLASH par anticipation de l'adresse +1,
- compte les broches testées en intégrité et non connectées,
Hardware :
: Pod JTAG USB 2.0
: Module IOBOX avec ressources numériques ( 200 I/O programmables ) et analogiques ( 8
canaux DAC et 8 canaux ADC )
Software :
TH_MOD2
: Programmation de Flashs en parallèle
DFT/Production
: TH_DFT / aide au Design For Test Boundary Scan
: Ajout de TH_VIEW II dans le programme de test
TH_IDE
: Nouvelle interface de compilation
: Nouveaux wizards
COMPILATION
: Intégration de Microsoft Visual 2005 ( Version professionnal )
Hardware :
: Pod JTAG USB 1.1
: Pod JTAG IEEE1394 ( FireWire )
Software :
TH_JTAG
: Tap ( jusqu'à 8 TAPs )
: Multi-Contrôleurs ( utilisation de plusieurs contrôleurs Hardware pour le même test )
: Contrôleurs dynamiques
TH_MOD2
: Programmation de Flashs en parallèle
DFT/Production
: Nouveau diagnostique plus précis
: Ajout de TH_VIEW II dans le programme de test
TH_IDE
: Nouvelle interface de TH_IDE
: Initialisation du projet plus simple
: Nouvelle Interface de configuration des contrôleurs
: TH_VIEW II plus convivial
: Historique de génération
: Propriétés des fichiers dans TH_IDE
: Packageur de portail utilisateur
: Nouveau Wizard de changement des paramètres de test de l'application
: Vérificateur de THK ( lors de la modification )
: TH_KLIB pour obtenir les nouveaux THK
TH_IDE
: Fermeture de TH_IDE lors du lancement du compilateur avec rapports ouverts
TH_BDD
: Fix du fichier BDD1 en 16 bits
: Fabmaster avec TypeCao non renseigné par la lecture TH_BSDL
( si un label apparaît plusieurs fois dans le registre boundary )
TH_MOD1
: Safety_state avec configuration JTAG-Résistance et DIR de buffer uni-directionnel
( valeur positionnée sir le signal DIR incorrecte)
TH_MOD2
: Correction de la vectorisation des cellules 'enable'
: Séquenceur d'action sur FLASH en mode IHM
: Correction de la valeur à positionner sur certains signaux du bus de contrôle
TH_TEST
: Correction lecture fichier Code-S avec adresses impaires
: Correction de la fonction « LoadFastFlashEprom » avec groupe de 4 mémoires
: Correction de la lecture du fichier binaire avec une donnée de trop
TH_ISP
: Pas de vérification CRC d'un fichier JAM si elle n'existe pas
IDE
: Drag an drop des fichiers CAO et BSDL dans TH_IDE
: Rajout et gestion d’une section download pour les fichiers des composants programmables.
: Wizard de gestion des paramètres du brd_win
: Gestion du projet par « makefile » ( rapidité de regénération en cas de non modification )
: Wizard THB
: Wizard EQU
: Wizard UPD
HELP
: Aide en ligne et recherche de mots clef
: Vidéo de training pour la génération automatique
TH_INIT
: Instanciation d’une carte sur TAP1 uniquement
TH_BDD
: Rajout de mots clef PWR et GND
TH_MOD2
: Traversée de plusieurs résistances pour le MOD2
TH_GCAT
: Mergeur de Netlist avec 2 cartes identiques
SYSTEME
: Bilinguisme total du programme de test
: Fonction user au début et a la fin de chaque fonction
: SVF avec masque
: Contrôleur PM3705
PORTAIL DE TEST
: Intégration du portail utilisateur dans l’IDE
: Packager de portail
TH_DEBUG
: Déboggeur graphique interactif
TH_IDE
: Rafraîchissement des rapports dans TH_IDE
: Problème de compilation du programme sous forme DLL
TH_MOD1
: Problème de génération avec les cellules de contrôle global de composants JTAG
TH_INIT
: Arrêt du projet si pas de compilateur
SYSTEME
: Nouveau Driver Jungo ( full compatibilité )
TH_BSDL
: Gestion de plusieurs cellules Input attachées à la meme broche dans un fichier BSDL
IDE
: Th_jtag intègre maintenant un environnement de développement intégré
TH_GCAT
: Mergeur de NetLists : il est aujourd’hui possible de fusionner des cartes
mères et des cartes filles, et d’effectuer un test JTAG sur l’ensemble.
TH_INIT
: Th_jtag gère maintenant les noms longs (noms supérieurs à 8 caractères)
TH_ETC
: Estimation du taux de couverture, tout testeurs confondus
HELP
: Merge des manuels d'utilisation de TH_JTAG ou conversion du MU en format CHM ( look
Microsoft )
SYSTEME
: Drivers MJTAG et Centronics Multi-OS ( Win9x, NT, 2000 et XP )
: Passage des outils Th_jtag en 32 bits
: Conversion des librairies SFL en DLL (changement de contrôleur sans recompilation )
TH_ISP
: Gestion des composants LATTICE
TH_MGR
: Ajout d'un indicateur visuel si erreur de translation
TH_BDD
: Recherche de plusieurs pack dans le fichier BSDL / correspondance CAO
: Gestion des composants SRAM ZBT automatique
TH_MOD2
: Recherche de commandes derrière un buffer désactivé
TH_JTAG
: SCAN spécial pour diagnostiquer une boucle rompue en milieu de test
: Utilisation du TAP1 sans se servir du TAP0
WINLIB
: Mémorisation de la dernière ligne de la Winlib32
: Ajout du numéro de version du programme dans les fichiers ERR, HST et EFR
TEXTWIZARD
: TextWizard ne corrompt plus le fichier brd_ihm.srx
TH_BDD/TH_BSDL
: Il est maintenant possible d’avoir plusieurs cellules de INPUT rattachées à une même
broche
( description BSDL )
TH_MOD1
: Bug sur la vectorisation de cellules éliminé
TH_MOD2
: Th_mod2 ne génère plus de bus vide lorsqu’un signal n’existe pas ( TRST, OE…. )
WINLIB
: Bug gestion de l’heure dans les fichiers ERR et HST
: A chaque utilisation, la Winlib efface les fichiers ERR et HST
SFL_PCI
: Le 5V ne repasse plus à 3.3V lors d’un reset du POD ( TRST )

Le visualiseur de CAD et de schemas TH_JTAG

Transcription

Documents pareils

XJLink - XJTAG

Interface Logiciel et Matériel XJAPI - Fiche technique

Debug par JTAG et ST-LINK des Cortex M3 sur STM32

Interface de l`adaptateur jtag - Positron

XJIO-PCI

programmation et test isp/ boundary scan

Guillaume SAHUC 6 Rue Maurice Facon 59119 - 2009

Le hack jtag xbox 360 en détail

Thales UK choisit XJTAG pour tester du logiciel radio