Master 2 année ou école d`ingénieur Année : 2014, Durée : 6 mois

Master 2nd année ou école d’ingénieur
Année : 2014, Durée : 6 mois
Proposition de sujet de stage :
Réalisation d’un démultiplexeur / désérialiseur
conception d’un CDR en technologie BiCMOS 0.25 µm SiGeC
Dans le cadre des projets internationaux de radioastronomie, en particulier SKA(Square Kilometer
Array), les signaux reçus sont numérisées de plus en plus en très large bandes. Les débits en sortie
des convertisseurs analogiques-numériques sont alors de plusieurs Gb/s.Classiquement, le traitement
numériques des données est d’abord effectué par des FPGA pour réalisé des calcul de types FFT,
filtrage et corrélation. Pour pallier au manque de SERDES rapides dans les FPGA, les données des
ADC sont démultiplexées ce qui est déjà réalisé dans les ADC rapides du commerce(ex : ADC12D1800).
Mais comme l’on désire séparer les ADC du traitement numériques de plusieurs dizaines de mètres à
plusieurs centaines de kilomètres, il faut transporter sur un minimum de fibres optiques les données.
La Station de Radioastronomie de Nançay est impliqué dans un projet d’ADC 6 bits à 3 GS/s sérialisé
soit un débit utile de 18 Gb/s.
Ce stage fait suite à un premier stage qui a permis de concevoir différents blocs de bases pour
réaliser un désérialiseur. Cependant pour avoir un circuit parfaitement utilisable, il faut encore réaliser
un ”Clock Data Recovery”. Ce stage à pour but de concevoir ce CDR et de finir d’assembler les
différentes fonctions ensembles.
L’étude fait apparaı̂tre un cahier des charges dense (à redéfinir suivant le déroulement du stage).
Le minimum est de réaliser un DEMUX 1 bit vers 8 en logique CML piloté par une horloge externe
dont la synchronisation avec le flot de données séries est assurée par le module CDR. L’idéal est de
réalisé un circuit similaire à la partie Rx d’un transceiver de FPGA.
Dans un premier temps, l’étudiant devra réaliser une étude bibliographique sur les SERDES pour
faire une mise au point des études actuelles mais aussi pour se familiariser sur le sujet et particulièrement sur les CDR. La réalisation demande un travail conséquent mais des cellules logiques de
bases ont déjà été conçues ainsi que certaines fonctions. Le stage devrait aboutir à l’envoi en fonderie
du démultiplexeur.
USN Station de Radioastronomie de Nançay 18330 Nançay – France
tél. 33 (0)2 48 51 82 41, fax 33 (0)2 48 51 83 18
Unité de service et de recherche associée au CNRS B0704, site: http://www.obs-nancay.fr/
Des notions ou pré-requis :
Électronique numérique, électronique analogique,
électronique radiofréquence,transistors CMOS & Bipolaire
l’environnement Cadence & ADS
Intégration ASIC,
Verilog/VerilogA/Vhdl,
Anglais technique
Conditions du stage :
Le stage se déroulera à la station de Radioastronomie de Nançay 18330 NANCAY.
L’hébergement peut être assuré gratuitement sur le site.
Les repas peuvent être pris à la cantine du centre.
Le stagiaire recevra une gratification.
Période du stage :
Stage d’une durée de 6 mois de février/mars à août
(le début du stage peut être ajusté suivant la disponibilité de l’étudiant)
Personnes à contacter :
Séverin Barth
Tel. : 02 48 51 88 01
[email protected]
Guy Kenfack
Tel. : 02 48 51 86 34
[email protected]
Pour le bon déroulement de ce stage
une très grande motivation est la bienvenue.
Réponse avec une lettre de motivation et un CV en pièce jointe
USN Station de Radioastronomie de Nançay 18330 Nançay – France
tél. 33 (0)2 48 51 82 41, fax 33 (0)2 48 51 83 18
Unité de service et de recherche associée au CNRS B0704, site: http://www.obs-nancay.fr/