ICV 502

GENERATEUR DDS SYNCHRONISE
POUR HORLOGES ISOCHRONES
z
GPS Référence externe Pulse Par Seconde
et 10MHz
z
Entrée IRIG B
z
Référence interne par précision élevée,
thermostatiquement contrôlé, oscillateur
10MHz à 1.10 -6
z
Direct Digital Synthesizer avec résolution
élevée, jusqu'à 0.5µHz
z
Multiples horloges sorties isochrones mode
start/stop.
z
Registre du Temps Universel (TU) et Temps
de décompte (TD)
z
Habilité d'écrire directement sur le VME le
TU et TD
z
Bus 7-bits différentiel pour synchronisation
inter-carte.
ICV 502
9 rue Georges Besse – BP 47 – 78330 FONTENAY LE FLEURY – FRANCE
Tél.:(33) 1 30 58 90 09 fax:(33) 1 30 58 21 33 http://www.adas.fr
ICV 502
SPÉCIFICATIONS
TYPE
REGISTRES TEMPS
- Registre TUB
- Registre TUM
- Registre TD
MODULE GPS (option)
- Acquisition temps ref.
- Fréquence et temps Distr.
- Contrôle
- Sorties Fréquence (10MHz)
(pps)
- Stabilité à moyen terme
- Stabilité court terme
- Temps démarrage à froid
SORTIES HORLOGES
- Oscillateur Interne
- Sorties
- DDS Spec.
SORTIES LOGIQUES
- Type sortie
- Nombre
- Autres
INTERFACE VME
- Transferts
ALIMENTATION
- Tension
PRESENTATION
- Format
- Dimensions en mm
- Connecteurs face avant
ENVIRONNEMENT
- Température de fonctionnement
- Température de stockage
- Humidité relative
NORMES EUROPEENNES
(t = 25°C)
GENERATEUR SYNCHRONISE POUR HORLOGE ISOCHRONE
Time Universal Base: TUB (Base de Temps Universel)
32-bit code binaire non signé 01.01.1970 origine et l'unité de temps est la seconde
Time Universal Milliseconds: TUM
32-bit code binaire non signé. L'unité de temps est la centaine de microsecondes (haute
résolution TUB)
Registre Temps de Décompte
32-bit codé binaire signé complément à deux
Unité de temps est de une milliseconde
8 satellites sur L1 (1575MHz) comme référence de temps
Sortie TTL 1pps
10MHz sortie onde sinusoïdale
Sortie heure locale
Les pincipaux statuts sont disponibles via une interface TTL (VME)
Echelle de temps UTC ou GPS est programmable
≤± 2 x 10 -12
± 50ns
3 x 10 -10 / jour
5 x 10 -11 @ 10ms
≤ 20mn
10MHz @ 5 x 10 -7
1 x pps
1 x 1KHz
1 x 10MHz
2 x Direct Digital Synthesizer
Fréquence primaire 128MHz
48-bit fréquence contrôle programmable
Résolution 0,5µHz
Interface Contrôle Parallèle fast tuning
LVDS
Bus 7-bit pour synchronisation inter cartes
Sortie GATE et sortie Trigger
Standard A24 / D16 ; AM 39H, 3DH
+ 5V / 3A
VME double EUROPE / 4 Te
233.35 x 160
3 connecteurs "D" 50 points femelle
- 20°C à + 70°C
- 25°C à + 85°C
90 % (sans condensation)
EMC - EN 61326 - EN 55011 Class A
CE Compliance
ROHS - 2002/95/EC
COMMENT COMMANDER?
ICV 502
ACCESSOIRES
1
23/09
TRACEABILITY FORM
DOCUMENT FOLLOW-UP
Title:
ICV 502
Titre :
Documentation française
(Document creation - Création du document)
Edition: 1
Written
by
B. THOUËNON
on
Revised
by
Ph. DUTIN
on
D. PIMONT
Approved by
on
Warning: Unless otherwise stated, this revision
overwrites the previous one, which must be destroyed,
along with any copies given to your collaborators.
10/10/01
Visa
10/10/01
Visa
10/10/01
Visa
Avertissement : En l’absence d’indication contraire, cette nouvelle
édition annule et remplace l’édition précédente qui doit être détruite,
ainsi que les copies faites à vos collaborateurs.
Edition
Nature of the modifications (key words)
Written
Revised/Approved
Edition
Nature des évolutions (mots clés)
Rédigé
Revu/Approuvé
2
Annule et remplace édition 1
by
B. THOUËNON
by
D. PIMONT
(édition préliminaire)
on
22/03
on
22/03
Rev. A
Visa
Mise à jour de la documentation
by
B. THOUËNON
by
D. PIMONT
on
22/28
on
22/28
3
4
Visa
Rev. A
Visa
Bilingual documentation
by
B. THOUËNON
by
D. PIMONT
Documentation bilingue
on
22/38
on
22/38
Rev. A
Visa
Visa
by
by
on
on
Visa
Visa
by
by
on
on
Visa
Visa
5
6
DOCUMENT ARCHIVED
DOCUMENT ARCHIVE
Yes
No
Visa
on
∆ ed. .. [ ] = Document input/output (Entrée/sortie modification de la documentation)
# ed. .. [ ] = Board new function input/output (Entrée/sortie nouvelle fonctionnalité du produit)
DSQ - 4.5.a - Indice F - 98/41
T.S.V.P.
ICV 502 - Rev. A - Edition 4 - 22/38
1
NOTES :
ICV 502 - Rev. A - Edition 4 - 22/38
2
ICV 502
SOMMAIRE
Chapitre A
Présentation......................................... 5
Chapitre B
Installation............................................ 6
Chapitre C
Fonctionnement................................... 9
C.1. Définition des signaux de face avant .................................... 9
C.1.1. La carte ICV 502 en pilote externe............................... 9
C.1.2. La carte ICV 502 en pilote interne.............................. 10
C.1.3. Horloge à 1KHz. ......................................................... 10
C.1.4. Horloges basses fréquences (LF). ............................. 10
C.1.5. Horloge haute fréquence (HF).................................... 11
C.1.6. Signal GATE............................................................... 11
C.1.7. 8 bits en entrées/sorties différentielles. ...................... 11
C.2. Cartographie.......................................................................... 12
C.3. Définition des registres ........................................................ 13
C.3.1.
C.3.2.
C.3.3.
C.3.4.
C.3.5.
C.3.6.
C.3.7.
C.3.8.
C.3.9.
C.3.10.
C.3.11.
C.3.12.
Registre d’identification et initalisation de l’ICV 502... 13
Registre de contrôle ................................................... 14
Registres des adresses VME ..................................... 17
Registres des temps................................................... 18
Commande de raz TU ................................................ 19
Commande de clear TD ............................................. 19
Commande de START/STOP .................................... 20
Vecteur et niveau d’interruption.................................. 21
SET/RESET 8 bits entrées/sorties différentielles ....... 22
Lecture de l’octet en entrées différentielles................ 23
Registre de fréquence d’acquisitions – Timer HF ...... 23
Registres de fréquence d’acquisitions – Timers LF ... 24
ICV 502 - Rev. A - Edition 4 - 22/38
3
Chapitre D
Mode maître ....................................... 25
Chapitre E
Connectique....................................... 26
E.1. Prise J1 .................................................................................. 26
E.2. Prise J2 .................................................................................. 27
E.3. Prise J3 .................................................................................. 28
E.4. Prises J4 à J7 ........................................................................ 29
E.5. Connecteur J8 ....................................................................... 30
Chapitre F
Visualisation ...................................... 32
Annexe 1
............................................................ 33
PLAN DE CONFIGURATION ................................................................... 33
PLAN D’ÉQUIPEMENT .......................................................................... 33
PLAN DE LA FACE AVANT .................................................................... 33
ICV 502 - Rev. A - Edition 4 - 22/38
4
Chapitre A
Présentation
La carte ICV 502 est une carte VME de gestion du temps universel et de
génération d’horloges synchrones pour les systèmes d’acquisitions temps
réel.
>>>Les registres de gestion du temps sont au nombre de 3 :
o
Registre du Temps Universel Base (TUB) à initialiser à la valeur de
la date UNIX en nombre de secondes écoulées depuis le premier
janvier 1970, ce temps est un nombre 32 bits codé binaire non
signé, l’unité de temps est la seconde.
o
Registre du Temps Universel (TUM) contenant le nombre de
Millisecondes (ou centaines de microsecondes au choix) écoulées
depuis le premier top seconde qui suit l’écriture du TUB, ce temps
est un nombre 32 bits codé binaire non signé, l’unité de temps est
soit la milliseconde, soit la centaine de microsecondes.
o
Registre du Temps de Décompte (TD), contenant le temps qu’il
reste à écouler avant un événement (valeur négative) ou le temps
écoulé depuis un événement (valeur positive),ce temps est un
nombre 32 bits codé binaire signé en complément à deux ,l’unité
de temps est la milliseconde.
>>>Les horloges générées sont au nombre de 6 en 3 groupes :
o
1 horloge d’acquisition HIGH FREQUENCY (HF) pour les cartes
analogiques gérées par des ICV 10X.
o
4 horloges d’acquisitions LOW FREQUENCY (LF) pour les cartes
analogiques autonomes à synchroniser ( ICV 140 LF).
o
1 horloge à la fréquence de 1KHz.
Le synoptique suivant illustre les différentes ressources de la carte.
ICV 502 - Rev. A - Edition 4 - 22/38
5
Chapitre B
Installation
Choix de l’adresse de l’ICV 502 vue du bus VME.
La carte ICV 502 occupe 64 octets dans l’espace I/O ou l’espace
standard du bus VME.
Les accès peuvent être effectués en 8/16/32 bits selon les registres.
L’adresse de base de la carte est codée par les switchs SW3 à SW1.
SW2
SW3
8
7
6
5
4
3
2
1
8
7
6
ON
A23
5
4
SW1
3
2
1
4
ON
A16
3
2
1
ON
A15
A8
SHORT I/O
A7
A6
NU
I/O
ou
STANDARD
Un switch « ON » correspond à un « 0 » logique
Un switch « OFF » correspond à un « 1 » logique
ICV 502 - Rev. A - Edition 4 - 22/38
6
STD
Utilisation dans l’espace I/O :
Le switch SW3 est non significatif.
Le switch SW1.1 doit être en position ON.
Exemple : Adresse base I/O choisie A380H
SW2
8
7
6
5
4
SW1
3
2
1
4
3
ON
2
1
ON
A15
A8
A7
A6 NU
SHORT I/O
I/O
Utilisation dans l’espace standard :
Le switch SW1.1 doit être en position OFF
Exemple : Adresse base standard choisie 58A380H
SW2
SW3
8
7
6
5
4
3
2
1
8
7
ON
A23
6
5
4
SW1
3
2
1
4
ON
A16
A15
STANDARD
ICV 502 - Rev. A - Edition 4 - 22/38
7
3
2
1
ON
A8
A7
A6 NU
STD
Switch de fermeture des liaisons différentielles
Les 8 bits en entrées/sorties de la liaison différentielle doivent être
adaptés avec des résistances de fermeture des boucles lorsque la carte
se trouve à un des bouts de ligne, le switch SW4 est prévu à cet effet.
Les switchs « ON » correspondent à la fermeture de boucle des 8 bits
DIF[7..0].
Les 8 switchs doivent être tous dans la même position.
SW4
8
7
6
5
4
3
2
1
ON
DIF7 DIF6 DIF5 DIF4 DIF3 DIF2 DIF1 DIF0
ICV 502 - Rev. A - Edition 4 - 22/38
8
Chapitre C
Fonctionnement
C.1. Définition des signaux de face avant
La carte ICV 502 comporte plusieurs connecteurs en face avant, le type
des signaux qui y transitent est défini dans ce paragraphe.
∆ # ed. 2 [
C.1.1.
La carte ICV 502 en pilote externe.
>>>Horloge 10 Mhz en entrée
Lorsque la carte est programmée en pilote externe, l’horloge de référence
10 MHz doit être introduite sur la prise LEMO J2.
Le signal doit avoir un rapport cyclique de 50 % à +/- 5 % et être de
niveau TTL.
Choix de l’horloge interne ou externe par le bit D0 du registre de contrôle.
>>>Horloge PPS (Pulse Par Seconde) en entrée
Lorsque la carte est programmée en pilote externe, l’horloge PPS (un
Pulse Par Seconde) doit être introduite sur la prise LEMO J3.
Le signal doit être actif à l’état haut, la largeur du pulse à « un » doit être
comprise entre 1 µs et 500 ms et les niveaux TTL.
Nota 1 :
Le signal peut être inversé par le bit D1 du registre de contrôle
Nota 2 :
En pilote externe, l’horloge 10 MHz et le PPS sont
indissociables pour le fonctionnement correct de la carte
(sorties d’une carte GPS par exemple).
∆ # ed. 2 ]
ICV 502 - Rev. A - Edition 4 - 22/38
9
C.1.2.
La carte ICV 502 en pilote interne.
>>>Horloge 10Mhz en sortie
Lorsque la carte est programmée en pilote interne, l’horloge de référence
10 MHz est fournie par un oscillateur thermostaté local de haute précision
ayant une stabilité en fréquence de 5 . 10-7. Cette fréquence pilote sort
sur la prise LEMO J2.
Le signal a un rapport cyclique de 50 % et est de niveau TTL.
>>>Horloge PPS (Pulse Par Seconde ) en sortie
Lorsque la carte est programmée en pilote interne, l’horloge PPS (Pulse
Par Seconde), sort sur la prise LEMO J3.
Le signal est issu de l’oscillateur thermostaté et donc la stabilité en
fréquence est identique.
Le signal a un rapport cyclique de 50 % et est de niveau TTL.
C.1.3.
Horloge à 1KHz.
Une horloge à la fréquence de 1 KHz est dérivée soit de l’oscillateur
thermostaté local soit du pilote externe en fonction du bit D0 du registre
de contrôle (choix horloge interne ou externe).
Cette fréquence sort sur la prise LEMO J1.
Le signal a un rapport cyclique de 50 % et est de niveau TTL.
C.1.4.
Horloges basses fréquences (LF).
4 horloges issues des timers LF1, LF2, LF3, LF4 sont disponibles en
sortie respectivement sur les prises LEMO J4, J5, J6, J7.
Ces horloges sont toutes isochrones, elles peuvent être de fréquence
différente entre 500 KHz et 0,15 Hz.
Les signaux sont actifs à l’état bas, la largeur des pulses à zéro est de
100 ns, ils sont émis en différentiel par des drivers de ligne haut débit.
ICV 502 - Rev. A - Edition 4 - 22/38
10
C.1.5.
Horloge haute fréquence (HF).
1 horloge issue du timer HF est disponible en sortie sur le connecteur
type subD 25 points J8.
Cette horloge est isochrone avec les horloges LF ainsi qu’avec les
registres de temps, sa fréquence peut varier entre 5 MHz et 100 Hz.
Le signal a un rapport cyclique de 50 %, il est émis en différentiel par un
driver de ligne haut débit.
Ce signal est en haute impédance à la mise sous tension, il est controlé
par le bit D3 (HM) du registre de contrôle.
C.1.6.
Signal GATE.
∆ # ed. 3 [
Le signal GATE est activé/désactivé par une écriture dans le registre
START / STOP à l’adresse base + 2CH.
Ce signal est en haute impédance à la mise sous tension, il est controlé
par le bit D2 (GATEN) du registre de contrôle.
Le signal GATE est émis en différentiel par un driver de ligne haut débit
sur le connecteur type subD 25 points J8.
∆ # ed. 3 ]
C.1.7.
8 bits en entrées/sorties différentielles.
La carte ICV 502 possède 8 entrées / sorties différentielles pour faciliter
les échanges inter-cartes entre les ICV 10X et l’ICV 502.
Les 8 bits fonctionnent en mode set / reset avec relecture générale des
8 bits, seule une carte peut activer 1 des 8 bits en sortie.
Les 8 bits en entrées / sorties sont émis en différentiel par des drivers de
ligne haut débit sur le connecteur type subD 25 points J8.
ICV 502 - Rev. A - Edition 4 - 22/38
11
∆ # ed. 2 [
C.2. Cartographie
3CH
Set Reset DIFF 6
Set Reset DIFF 7 R/W
38H
Set Reset DIFF 4
Set Reset DIFF 5 R/W
Set Reset DIFF 2
Set Reset DIFF 3 R/W
Set Reset DIFF 0
Set Reset DIFF 1 R/W
34H
30H
2CH
Start / Stop
28H
Interruption
Vecteur + niveau
STATUS DIFF 8
R/W
TIMER HF
RW
24H
TIMER LF3
TIMER LF4
RW
20H
TIMER LF1
TIMER LF2
RW
1CH
RAZ TU
CLEAR TD
W0
18H
REGISTRE TD
RW
14H
REGISTRE TUM
R0
10H
REGISTRE TU BASE
RW
CH
ADRESSE VME TD (ms)
R/W
8H
ADRESSE VME A32 TU (ms)
R/W
4H
ADRESSE VME A32 TU BASE (s)
R/W
0H
R
502A
REGISTRE CONTROLE
W INIT
D31
D16 D15
∆ # ed. 2 ]
ICV 502 - Rev. A - Edition 4 - 22/38
12
R/W
D0
C.3. Définition des registres
C.3.1.
Registre d’identification et initalisation de l’ICV 502
Adresse de base + 0H
Ce registre 16 bits est accessible en lecture / écriture depuis le bus VME.
En lecture :
Un accès 16 bits à l’adresse de base +0H permet d’identifier la carte
ICV 502, la valeur lue est 502A représentant la carte ICV 502 et sa
révision A.
En écriture :
Un accès en écriture à l’adresse de base +0H initialise la carte ICV 502.
Cet accès en écriture est fictif (seule l’adresse est utile).
ICV 502 - Rev. A - Edition 4 - 22/38
13
∆ # ed. 2 [
C.3.2.
Registre de contrôle
Adresse de base +2H. Accès en lecture / écriture 16 bits
(Etat MST 0000H)
D15 D14 D13 D12 D11 D10 D9
PR
H10
PR
PPS
ENIT
BIT DO : EXT
D8
D7
D6
CH
CH Resol AV
24
LF34 LF12
D5
D4
MTR MTR
0
1
D3
HM
D2
D1
GATE INV
EN PPS
D0
EXT
Choix de la référence horloge
=1
L’oscillateur interne 10 MHz à 10-7 est la référence
=0
Le signal externe (10 MHz) entrant sur la prise
LEMO J2 sert de référence à l’ICV 502.
La prise PPS devient une entrée.
L’état MST est en entrée
BIT D1 : INV PPS
Inversion ou non du signal PPS
(Pulse Par Seconde) lorsque l’on utilise l’entrée
externe pour PPS sur la prise LEMO J8.
=0
Entrée directe
=1
Entrée inversée
BIT D2 : GATE EN Ce bit autorise la GATE en sortie sur le connecteur
SubD 25 points J8.
La GATE en sortie permet de lancer les
acquisitions sur les cartes coupleurs esclaves
(Horloge et Gate mode Flip-Flop ICV 107)
=0
Sortie GATE en haute impédance
=1
Sortie GATE active, son état dépend du start lié à
l’horloge HF.
∆ # ed. 2 ]
ICV 502 - Rev. A - Edition 4 - 22/38
14
BIT D3 : HM
Ce bit autorise la sortie de l’horloge HF sur le
connecteur SubD 25 points J8.
L’ICV 502 devient la carte maitre (Horloge Maitre)
=0
L’ICV 502 n’émet pas l’horloge HF sur le
connecteur J8
=1
L’ICV 502 émet l’horloge HF sur le connecteur J8
(elle sert à synchroniser les acquisitions des
ICV 107 esclaves).
BIT D4 : MTR0
BIT D5
MTR1
MTR1
0
0
1
1
BIT D6 : AV24
Code permettant de choisir la fréquence d’écriture
sur le bus VME des registres TU Base, TU ms, TD
MTR0
0
1
0
1
Pas d’accès VME
Demande d’accès toutes les 100µs
Demande d’accès toutes les 1ms
Demande d’accès toutes les 10ms
Choix de l’espace utilisé par la carte ICV 502
lorsqu’elle va écrire sur le VME les valeurs des
registres TUB, TU et TD.
=0
L’espace étendu (A32) est utilisé
=1
L’espace standard (A24) est utilisé dans ce cas les
bits A31 ⇒ A24 des registres adresses TUB, TU,
TD sont sans signification.
BIT D7 : Resol
Ce bit permet de choisir la résolution du compteur
de temps Universel TU
=0
La valeur de l’incrément est la ms
=1
La valeur de l’incrément est la ms/10 (100µs)
Lorsque la résolution est la ms, la durée du compteur TU est de l’ordre de
50 jours (pour la résolution supérieure la durée se réduit à 5 jours).
ICV 502 - Rev. A - Edition 4 - 22/38
15
∆ # ed. 3 [
BIT D8, BIT D9
Le bit D8 : CHLF12
Le bit D9 : CHLF34
Choix de la résolution des horloges des timers LF.
sert aux horloges LF1 et LF2
sert aux horloges LF3 et LF4
Lorsque les bits D8 et/ou D9 sont à 0, les horloges
de base des timers LF correspondantes sont à
1 MHz.
Lorsque les bits D8 et/ou D9 sont à 1, les horloges
de base de timers LF correspondants sont à 10 KHz.
BIT D10 : ENIT
Ce bit sert à autoriser ou non l’émission d’une
interruption vers le bus VME lorsque la carte
ICV 502 a écrit les registres TU Base, TU et TD sur
le VME.
Cette interruption est donc récurrente à la même
fréquence que les écritures sur le bus VME
(100µs, 1ms, 10ms au choix)
∆ # ed. 3 ]
=0
Interruption inhibée
=1
Interruption autorisée
∆ # ed. 2 [
BITS D11, D12, D13 Ces bits sont réservés
∆ # ed. 2 ]
BIT D14 : PR PPS
Ce bit en lecture uniquement informe que le pulse
par seconde est présent si on le trouve
alternativement à 1 et 0.
Le fait de le trouver en permanence à « 0 » indique
l’absence de signal en entrée.
BIT D15 : PR H10
Ce bit en lecture uniquement informe de la
présence de l’horloge 10 MHz en entrée sur la
prise LEMO J2 si D15 est à « 1 ».
D15 à « 0 » indique l’absence de signal en entrée.
ICV 502 - Rev. A - Edition 4 - 22/38
16
C.3.3.
Registres des adresses VME
Registre d’adresse VME TU Base (temps universel de base)
Registre d’adresse VME TU (temps universel)
Registre d’adresse VME TD (temps de décompte)
Les valeurs de ces registres peuvent être écrites à des adresses définies
dans les 3 registres des adresses VME.
Registre des adresses VME TU Base : Accès 32 bits en lecture/écriture
Adresse de base + 04H
Ce registre 32 bits contient l’adresse où la carte ICV 502 ira écrire la
valeur du registre TU Base
D31
D24 D23
D16 D15
D8
D7
D2 D1
A31
A24 A23
A16 A15
A8
A7
A2
0
D0
0
∆ # ed. 2 [
Les adresses A0 et A1 sont forcées à « 0 », le mot à transférer étant sur
32 bits de données.
Les adresses A31 à A24 sont non significatives lorsque le bit D6 du
registre de contrôle AV24 = 1 (accès espace standard).
Registre des adresses VME TU : Accès 32 bits en lecture/écriture
Adresse de base + 08H
Registre des adresses VME TD : Accès 32 bits en lecture/écriture
Adresse de base + 0CH
Ces 2 registres sont identiques à celui de TU Base
∆ # ed. 2 ]
ICV 502 - Rev. A - Edition 4 - 22/38
17
∆ # ed. 2 [
C.3.4.
Registres des temps
Registre TU Base (temps universel de base)
Registre TU (temps universel)
Registre TD (temps de décompte)
Registre TU Base : Accès 32 bits en lecture/écriture
Adresse de base + 10H
Etat MST 0000.0000.H
Ce registre de gestion du temps universel sera initialisé via le VME à la
date UNIX : nombre de secondes (entier non signé) écoulées depuis le
1er janvier 1970.
Registre TU : Accès 32 bits en lecture uniquement
Adresse de base + 14H
Etat MST 0000.0000.H
Ce registre codé binaire non signé s’incrémente soit à la milliseconde soit
à la milliseconde/10 (choix par bit D7 ‘’Resol’’ du registre de contrôle)
Le temps de comptage est d’environ 50 jours (ms) ou 5 jours (ms/10)
Il est incrémenté à la première PPS qui suit l’écriture de TUB
Lors de la commande RAZ TU ou lorsque le compteur TU atteint le
débordement, la continuité de l’heure est assurée. Le TU Base est
automatiquement incrémenté et le TU est remis à zéro.
Registre TD : Accès 32 bits en lecture/écriture
Adresse de base + 18H
Etat MST 8000.0000.H
Ce registre codé binaire signé en complément à deux peut être
préchargé, le compteur est incrémenté à la milliseconde.
Le temps de comptage va de - 25 jours à + 25 jours.
Ce registre supporte les modes START, STOP, CLEAR.
∆ # ed. 2 ]
ICV 502 - Rev. A - Edition 4 - 22/38
18
C.3.5.
Commande de raz TU
Accès 16 bits en écriture uniquement
Une écriture fictive à l’adresse de base + 1CH réinitialise le registre TU à
zéro, le registre TU Base est incrémenté du nombre de secondes
comprises dans TU.
∆ # ed. 2 [
C.3.6.
Commande de clear TD
Accès 16 bits en écriture uniquement
Une écriture fictive à l’adresse de base + 1EH remet le registre TD à
8000.0000.H.
>>>Nota :
Le compteur se remet à compter si la commande STOP n’a pas précédé
la commande CLEAR.
∆ # ed. 2 ]
ICV 502 - Rev. A - Edition 4 - 22/38
19
∆ # ed. 2 & 3 [
C.3.7.
Commande de START/STOP
Accès 16 bits en lecture/écriture
Adresse de base + 2CH
D15 D14 D13 D12 D11 D10 D9
Lus à FFH
D8
D7
D6
0
0
D5
D4
D3
D2
D1
D0
START/STOP
TIMER LF1
START/STOP
TIMER LF2
START / STOP REGISTRE TD
START/STOP
TIMER LF3
START/STOP
TIMER LF4
START / STOP GATE ET HORLOGE HF
La commande START / STOP fonctionne par bit, il est possible de lancer
les timers et gate individuellement ou simultanément.
Une écriture avec 1 ou plusieurs bits positionnés à « 1 » « START » la ou
les fonctions concernées.
Une écriture avec 1 ou plusieurs bits positionnés à « 0 » « STOP » la ou
les fonctions concernées.
Les commandes START / STOP vers les timers LF1 à LF4 et la GATE
générale sont synchronisées sur le top seconde PPS.
Le START est mémorisé, le Premier Pulse Seconde (PPS) suivant
déclenche les timers et/ou la GATE.
Le STOP est mémorisé, le Premier Pulse Seconde (PPS) suivant arrête
les timers et/ou la GATE.
∆ # ed. 2 & 3 ]
ICV 502 - Rev. A - Edition 4 - 22/38
20
∆ # ed. 2 [
C.3.8.
Vecteur et niveau d’interruption
Accès 16 bits en lecture/écriture
Adresse de base + 28H
La carte ICV 502 peut générer une interruption périodique si le bit D10
(ENIT) du registre de contrôle est positionné à « 1 ».
La périodicité de l’interruption dépend de la périodicité des écritures sur le
bus VME des registres TUB, TU, TD.
En fin d’écriture des 3 mots de 32 bits, une interruption sera émise, le
vecteur et le niveau seront définis dans ce registre.
D15
D3
D8 D7
VECTEUR
D2
D0
NIVEAU
Le vecteur est défini par les 5 bits D7 – D3.
Les bits D2 à D0 seront forcés à « 0 ».
Le niveau d’interruption est défini par les bits D2, D1, D0 suivant le code
binaire suivant :
Niveau IT7
Niveau IT6
Niveau IT5
Niveau IT4
Niveau IT3
Niveau IT2
Niveau IT1
Pas d’IT
D2
1
1
1
1
0
0
0
0
D1
1
1
0
0
1
1
0
0
∆ # ed. 2 ]
ICV 502 - Rev. A - Edition 4 - 22/38
21
D0
1
0
1
0
1
0
1
0
∆ # ed. 2 [
C.3.9.
SET/RESET 8 bits entrées/sorties différentielles
La carte peut générer et recevoir 8 bits en face avant. Ces bits
fonctionnent (en mode set / reset) individuellement et peuvent être relus
par octet.
Chaque bit est émis et reçu en mode différentiel sur la face avant.
L’émission d’un bit se fait en autovalidation (c’est-à-dire que lorsque l’on
ne positionne pas un bit, il est en haute impédance), il est possible de
créer un bus 8 bits.
Nota :
Un bit ne doit être positionné que par une seule carte ICV10X ou ICV502.
Chaque bit est actionné à une adresse individuelle
(registre de base + 30H à base + 3EH).
Le bit D0 de chaque adresse sert à positionner ou à invalider le bit de
sortie.
Une écriture à l’adresse du bit considéré avec D0 à « 0 » set le bit à zéro
en sortie.
Une écriture à l’adresse du bit considéré avec D0 à « 1 » reset le bit
(passage en haute impédance).
L’état des 8 bits peut être relu à la même adresse (Etat MST FFH).
Cette relecture n’est pas l’état sur le connecteur de face avant mais l’état
de position des 8 bits de la carte.
∆ # ed. 2 ]
ICV 502 - Rev. A - Edition 4 - 22/38
22
∆ # ed. 2 & 3 [
C.3.10. Lecture de l’octet en entrées différentielles
L’état des bits au niveau du connecteur peut être lu dans le registre base
+2EH.
Le bit D7 correspond à l’état de l’entrée différentielle 7
Le bit D6 correspond à l’état de l’entrée différentielle 6
Le bit D5 correspond à l’état de l’entrée différentielle 5
Le bit D4 correspond à l’état de l’entrée différentielle 4
Le bit D3 correspond à l’état de l’entrée différentielle 3
Le bit D2 correspond à l’état de l’entrée différentielle 2
Le bit D1 correspond à l’état de l’entrée différentielle 1
Le bit D0 correspond à l’état de l’entrée différentielle 0
Un bit à « 1 » état haute impédance, à « 0 » bit actif.
∆ # ed. 2 ]
C.3.11. Registre de fréquence d’acquisitions – Timer HF
Ce registre contient la valeur de la fréquence d’acquisition HF.
Ce signal sert à synchroniser les acquisitions des cartes ICV 10X, il sera
émis sur le connecteur J8 après validation des bits D2 (GATEN) et D3
(HM) du registre de contrôle et le bit D4 start général du registre
START/STOP.
Accès 16 bits en lecture/écriture , Adresse base + 2AH
Ce timer 16 bits a une résolution de 200ns (5 MHz).
La valeur de la fréquence est donnée par :
F=
5MHz
0 ≤ n ≤ 216 − 1
n +1
Fréquence comprise en 5 MHz et 100 Hz environ
Exemple : Acquisition à 200 KHz ==> n = 24
∆ # ed. 3 ]
ICV 502 - Rev. A - Edition 4 - 22/38
23
C.3.12. Registres de fréquence d’acquisitions – Timers LF
L’ICV 502 comporte 4 registres LF. Ces 4 registres sont prévus pour
générer des basses fréquences lors d’acquisitions sans les cartes
ICV
10X.
Les 4 fréquences sont isochrones et peuvent être déclenchées
simultanément par le registre START / STOP.
Accès 16 bits en lecture/écriture
Fréquence LF1
Adresse base + 20H
Fréquence LF2
Adresse base + 22H
Fréquence LF3
Adresse base + 24H
Fréquence LF4
Adresse base + 26H
Ces timers 16 bits ont une résolution de 1 µs (1 MHz ) ou 100 µs (10 KHz)
au choix.
La valeur de la fréquence est donnée par :
F=
1MHz
1 ≤ n ≤ 216 − 1
n +1
Fréquence comprise en 500 KHz et 15 Hz environ
Exemple : Acquisition à 2000 Hz ==> n = 499
F=
10 HHz
1 ≤ n ≤ 216 − 1
n +1
Fréquence comprise en 5 KHz et 0.15 Hz environ
Exemple : Acquisition à 1 Hz ==> n = 9999
ICV 502 - Rev. A - Edition 4 - 22/38
24
Chapitre D
Mode maître
La carte ICV 502 peut écrire les valeurs des registres TUB, TU, TD soit
3 mots de 32 bits aux 3 adresses définies dans les registres suivants :
- adresse VME TUB base + 04H,
- adresse VME TU base + 08H,
- adresse VME TD base + 0CH.
Les 3 mots peuvent être écrits en mode étendu ou standard en fonction
du bit D6 (AV24) du registre de contrôle.
Le mode choisi s’applique aux 3 mots.
Les demandes d`accès vers le bus VME sont fonction des 2 bits MTR0 et
MTR1 du registre de contrôle à l’adresse base + 2H.
Lors de ces accès, la Led VGT (Vme GranT) s’illumine.
ICV 502 - Rev. A - Edition 4 - 22/38
25
Chapitre E
Connectique
E.1. Prise J1
LEMO J1
Horloge 1KHz
ICV 502 - Rev. A - Edition 4 - 22/38
26
E.2. Prise J2
LEMO J2
Horloge 10 MHz
ICV 502 - Rev. A - Edition 4 - 22/38
27
E.3. Prise J3
LEMO J3
PPS (Pulse Par Seconde)
ICV 502 - Rev. A - Edition 4 - 22/38
28
E.4. Prises J4 à J7
LEMO J4 à J7
HEX +
Sortie différentielle des horloges LF
HEX -
ICV 502 - Rev. A - Edition 4 - 22/38
29
E.5. Connecteur J8
DB 25S
BROCHE
SIGNAL
1
DIF0 +
2
3
4
5
6
7
8
9
10
11
12
13
BROCHE
SIGNAL
14
DIF0 -
15
DIF1 -
16
DIF2 -
17
DIF3 -
18
DIF4 -
19
DIF5 -
20
DIF6 -
21
DIF7 -
22
GATE -
23
NC
24
GND
25
HEX -
DIF1 +
DIF2 +
DIF3 +
DIF4 +
DIF5 +
DIF6 +
DIF7 +
NC
GATE +
NC
HEX+
GND
ICV 502 - Rev. A - Edition 4 - 22/38
30
DIF[7..0] +
DIF[7..0] -
8 Entrées/Sorties différentielles
liées aux registres 30H à 3EH
GATE +
Sortie différentielle START de l’acquisition
GATE -
HEX +
Sortie différentielle de l‘horloge HF > ICV10X
HEX -
GND
:
Masse logique
ICV 502 - Rev. A - Edition 4 - 22/38
31
Chapitre F
Visualisation
La carte ICV 502 comporte 2 DELs de signalisation :
DEL ACC
: Cette DEL (ACCès) signale les accès depuis le bus VME en
mode esclave.
DEL VGT
: Cette DEL (Vme GranT) signale les accès de l’ICV 502 vers
le bus VME en mode maître.
ICV 502 - Rev. A - Edition 4 - 22/38
32
Annexe
PLAN DE CONFIGURATION
PLAN D’EQUIPEMENT
PLAN DE LA FACE AVANT
ICV 502 - Rev. A - Edition 4 - 22/38
33