enseignement de la physique problemes d`electronique logique

ENSEIGNEMENT DE LA PHYSIQUE PROBLEMES
D’ELECTRONIQUE LOGIQUE
A.POINSOT
RESUME
Ce recueil de problèmes corrigés d'électronique logique complète un premier volume, "Problèmes
d'électronique analogique", paru dans la même collection.
Après un premier chapitre consacré à la logique combinatoire, fondement nécessaire de toute
connaissance dans ce domaine, ce manuel d'enseignement, accessible au non spécialiste, traite
successivement des bascules et des compteurs, des systèmes séquentiels asynchrones et
synchronisés, des compteurs intégrés et des systèmes numériques en intégrant progressivement et
pédagogiquement les multiples degrés de complexité de l'électronique logique.
A ndré POINSOT porte l'accent sur les méthodes de raisonnement permettant l'analyse et la
synthèse des systèmes logiques relativement simples, combinatoires ou séquentiels. En particulier,
l'analyse de la structure logique interne des circuits intégrés commercialisés permet au
lecteur de se familiariser avec les solutions retenues et mises en œuvre par les meilleurs concepteurs. Les nombreuses références aux circuits intégrés
disponibles sur le marché, avec les données techniques indispensables a leur utilisation, constituent une première approche déjà professionnelle de
l’électronique logique. Une bibliographie adaptée complète ces exercices et permet à l'étudiant d'approfondir les sujets traités.
Ce livre est destiné aux étudiants de premier et deuxième cycles universitaires et aux élèves-ingénieurs en électronique. automatique ou traitement du signal.
TABLE DES MATIERES
AVANT-PROPOS
xi
CHAPITRE 1 - LOGIQUE COMBINATOIRE
1.1-
Algèbre de Boole .
Simplification algébrique d'expressions logiques. Sommes de produits et
produits de sommes
1
1.2 -
Portes logiques
Poste NAND, porte NOR. Simplification d'un schéma de logique combinatoire.
5
1.3 -
Tableaux de Karnaugh
Construction et application il la simplification d'expressions logiques.
7
1.4 -
Aléas
Retard de propagation du signal dans une porte logique et conséquences.
Application à la détection de fronts.
10
1.5 -
Transcodages
Transcodages direct et inverse, binaire / binaire réfléchi, binaire / complément à
2.Transcodage binaire / BCD 1 digit et demi.
13
1.6 -
Encodeur de priorité cascadable
Encodeur de priorité à 4 bits. Entrées / sorties de mise en cascade.
17
1.7 -
Code correcteur d'erreur
Correction d'une erreur de transmission sur un mot de 4 bits.
22
1.8 -
Vol d'information sur un afficheur 7 segments
Circuits combinatoires de décodage 7 segments / BCD / décimal.
26
1.9 -
Codes « 2 parmi 5 »
Application des multiplexeurs à la synthèse de circuits combinatoires. Vérification d'un schéma.
31
CHAPITRE 2 - Bascules et compteurs
2.1-
Analyse de compteurs
Analyse du fonctionnement de circuits logiques contenant des bascules JK, D ou T.
37
2.2 -
Synthèse de compteurs
Synthèse d'un compteur modulo 6 en bascules JK, D ou T. Compteurs. synchrones et asynchrones
41
2.3 -
Compteur auto-correcteur
Problèmes créés par les états n'appartenant pas su cycle normal de fonctionnement.
49
2.4 -
Compteur avec remise à zéro synchrone
Utilisation des entrées de remise à zéro asynchrone pour raccourcir le cycle
d'un compteur.
Diviseur de fréquence modulo 5
Synthèse d'un dispositif auto-correcteur délivrant un signal de rapport cyclique unité.
52
2.6 -
Générateur de séquences
Utilisation d'un registre à décalage bouclé sur son entrée de chargement série.
58
2.7 -
Compteur / décompteur à incrément programmable
Utilisation d'un additionneur / soustracteur dans un compteur.
61
2.8 -
Compteur BDR + 3
Etude d'un code non binaire à 4 bits. Bascule supplémentaire de comptage /
décomptage.
63
2.9 -
Module de comptage / décomptage
Etude d'un module élémentaire à un bit pour construire une chaîne de comptage / décomptage.
Etude des arrêts fin de course.
67
2.5 -
56
CHAPITRE 3 - Systèmes séquentiels asynchrones
3.1- La bascule RS en portes NAND
La bascule RS à deux portes NAND : matrice des phases, diagrammes des
transitions, table de vérité et équation séquentielles.
71
3.2 -
Synthèse des bascules élémentaires
Procédure d'Huffman pour les bascules à déclenchement prioritaire, iY armement prioritaire
à priorité au basculement, sans priorité.
75
3.3 -
Synthèse d'un système défini par le diagramme des transitions
Procédure d'Huffman pour un système contenant deux variables internes.
80
3.4 -
Circuit anti-rebond
Synthèse d'un système défini par ses chronogrammes.
82
3.5 -
Circuits de va- et-vient
Cas où la procédure d'Huffman aboutit à un système combinatoire. Va-et-vient
extensible.
84
3.6 -
Signalisation du sens de rotation d'un moteur
Système i1 deux variables internes.
88
3.7 -
Commande d'une barrière de passage à niveau
Système à trois variables internes.
91
3.8 -
Commande « Marche-Arrêt «
Système contenant deux variables internes et présentant des problèmes
d'adjacence entre transitions internes.
94
3.9 -
Synthèse en bascules RS
Matérialisation des variables internes par des bascules RS asynchrones.
Equations des entrées R et S.
96
CHAPITRE 4 - Systèmes séquentiels synchronisés
4.1-
Synthèse d'un système séquentiel par plusieurs méthodes
Synthèse d'un système par la procédure d'Huffman, à l'aide de bascules
synchronisées ou d'une mémoire.
101
4.2 -
Commande « Marche ‑ Arrêt »
Solution aux problèmes d'adjacente à l'aide de bascules synchronisées.
105
4.3 -
Affichage de signaux d'alarme
Fonctionnement synchronisé et utilisation d'une mémoire dans un système
contenant trois variables internes.
107
4.4 -
Commande d'un signal d'horloge
Exemple de système où le synchronisme est imposé.
111
4.5 -
Circuit pas-à- pas
Utilisation de bascules synchronisées.
113
4.6 -
Analyse d'un système séquentiel
Analyse d'un système contenant trois bascules JK, et recevant des données en série.
115
4.7 -
Détection d'une séquence de bits sur une ligne
Conversion série / parallèle. Mise en oeuvre de diverses solutions.
118
4.8 -
Détecteur de parité
Conversion série / parallèle. Mise en oeuvre de diverses solutions.
121
4.9 -
Exploitation d'un clavier
Synthèse intuitive d'un système pratique.
125
CHAPITRE 5 - Compteurs intégrés
5.1-
Principe d'une horloge digitale (utilisation du compteur 7490)
129
5.1-
Principe d'une horloge digitale (utilisation du compteur 7490)
Compteurs diviseurs par 6,12, 24, 60. Circuit de mise à l'heure.
129
5.2 -
Principe d'un fréquencemètre (utilisation du compteur 74390)
Circuit de séquencement des phases de comptage, mémorisation et affichage.
133
5.3 -
Analyse du compteur 74192
Etude du fonctionnement d'un compteur décimal prépositionnable, à partir de son schéma interne
136
5.4 -
Générateur d'impulsions (utilisation du compteur 74193)
Etude du fonctionnement d'un compteur binaire 4 bits, prépositionnable, à partir de son schéma
interne. Application à un générateur d'impulsions programmable.
140
5.5 -
Analyse du compteur 4022
Etude du fonctionnement d'un compteur diviseur par 8, il sorties décodées, à partir de
son schéma interne.
144
5.6 -
Analyse du compteur 4018
Etude du fonctionnement d'un compteur prépositionnable, diviseur par N, à partir de son
schéma interne.
147
5.7 -
Analyse du compteur 4029
Etude du fonctionnement d'un compteur / décompteur, prépositionnable, binaire / décimal
à partir de son schéma interne.
152
5.8 -
Analyse du multiplicateur de taux 4527
156
Etude du fonctionnement d'un multiplicateur de taux décimal, à partir de son schéma interne.
5.9 -
Diviseur de fréquence modulo N
Etude du compteur NS 7520, à partir de son schéma interne.
162
CHAPITRE 6 - Systèmes numériques
6.1-
Comparateur cascadable à un bit
Etude combinatoire d'un comparateur numérique.
167
6.2 -
Comparaison en valeur absolue
Application du comparateur numérique 74LS85.
170
6.3 -
Conversion 2 digits BCD / binaire
Utilisation d'un additionneur binaire 4 bits.
173
6.4 -
Conversion BCD / binaire et binaire / BCD
Procédure séquentielle et convertisseurs câblés.
175
6.5 -
Additionneur binaire 4 bits
Etude combinatoire de l'additionneur. Calcul anticipé de la retenue.
181
6.6 -
Addition / soustraction BCD
Construction d'un additionneur et d'un soustracteur BCD à partir d'un.
additionneur binaire
184
6.7 -
Unité arithmétique et logique
Utilisation du circuit 74181 à divers transcodages.
188
6.8 -
Arbre de Wallace
Multiplicateurs combinatoires à partir d'un modale 2 bits par 2 bits.
193
6.9 -
Multiplicateur séquentiel 3 bits x 3 bits
Etude du circuit de séquencement adapté à une unité de calcul donnée.
196
6.10 -
Conversion A / D .
Conversion à approximations successives. Conversion à rampe numérique.
200
BIBLIOGRAPHIE
207
INDEX
209
CONTENTS
PREFACE
XI
CHAPTER 1 - Combinational Logic
1.11.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 -
Boolean algebra
Logical gates
Kamaugh maps
Glitches
Code converters
Expandable priority encoder
Error correcting code
Grabbing information from a 7-segment display
" 2 out of 5" code
1
5
7
10
13
17
22
26
31
CHAPTER 2 - Flip-flops and counters
2.12.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 -
Counter analysis
Counter synthesis .
Self correcting counter
Counter with synchronous clear
Ihvide-by-5 counter divider.
Generation of a string of bits
Up / down counter with programmable increment
BDR + 3 counter.
Elementary stage for up / down counter
37
41
49
52
56
58
61
63
67
CHAPTER 3 - Asynchronous sequential systems
3.13.23.3 3.4 3.5 3.6 3.7 3.8 3.9 -
RS flip-flop with NAND gates
Synthesis of elementary flip-flops
Synthesis of a system given by a graph of evolution
Contact bounce eliminator.
Upstairs-downstairs light switch
Revolving shaft signalization
Rail-road crossing barrier
On-off command.
Circuit synthesis with RS flip-flops
71
75
80
82
84
88
91
94
96
CHAPTER 4 - Synchronous sequential systems
4.14.2 4.3 4.4 4.5 4.6 4.7 4.8 4.9 -
Sequential circuit synthesis
On-off command
Alarm signalisation
Clock signal control
Step-by-step circuit
Analysis of a sequential system
Detection of a string of bits
Parity checker
Keyboard decoder
101
105
107
111
113
115
118
121
125
CHAPTER 5 - Integrated counters
5.15.2 5.3 5.4 5.5 5.6 5.7 5.8 5.9 -
Principle of a digital clock (application of 7490 counter)
Principle of a frequency counter (application of 74390 counter)
Analysis of 74192 synchronous up-clown counter
Pulse generator (application of 74193 counter)
Analysis of 4022 divide-by-8 counter
Analysis of 4018 presentable divide-by-N counter
Analysis of 4029 presentable binary/decimal up/clown counter
Analysis of 4527 BCD rate multiplier
Modulo N divider
129
133
136
140
144
147
152
156
162
CHAPTER 6 - Numerical systems
6.16.2 6.3 6.4 6.5 6.6 6.7 6.8 6.9 6.10 -
TOP
Expandable one-bit magnitude comparator
Absolute value comparator
2-digit BCD/binary converter
BCD/binary and binaryBCD converters
4-bit binary adder with fart carry
BCD adder/substractor.
Arithmetical and Logical Unit
Wallace free
Sequential 3-bit x 3-bit multiplication
Successive aplxoximation A/D converter
167
170
173
175
181
184
188
193
196
200
BIBLIOGRAPHY
207
INDEX
209