CATALOGUE DE STAGES (BAC+5) TEXAS INSTRUM ENTS FRANCE

Merci d’envoyer votre candidature à : [email protected] en précisant la REFERENCE du stage qui vous
intéresse, les candidatures sur lesquelles seront indiquées clairement la référence du ou des stages
seront traitées en priorité.
Si le stage est toujours disponible et si vous êtes sélectionné, vous serez contacté rapidement par le
responsable du stage pour un entretien téléphonique.
Le stage vous sera confirmé dès réception de votre convention de stage.
!
"#
$
%""!
"&' #&!
("%$ $
%""!
"&
)(*#+ #+,!
-#' #*%". -(" ($
!
.%)!
("
!
-+( (/) *%+)01("#.#*(%00$
!
-%)!
(" %".2#"-1*%+3
Software WindowsCE PocketPC Multimedia GPRS
4*2!
%" 5 *%+)01("#.#*(%00$
!
-%)!
(" %".2#"-1*%+3
Software SymbianOS Series60 Multimedia GPRS
!
6,#$
(00#*#").7 " !
* $
%)# +.#0+()(-($
# -( -1# 8 8
Protocole GSM/GPRS/ langage C/ RTOS
5 #,#$
(0*#") (/ % "#9 -(")+($ $
%4#+ 2#)9##" %4#+
% #2%".
"
: %".
"%$
(& )%&#
%".
GSM/GPRS, Layer 1 SW, RF and Baseband stages control
; #!
&" %". !
*0$
#*#")%)!
(" (/%" %$
&(+!
)1* /(+ #"1%"-#. +%.!
($
!
"3 *#% +#*#")
"1%"-#. #% +#*#") #0(+)!
"& !
"
*(2!
$
#01("#
#
'
Signal processing/ GSM/ MATLAB
<
014 !
-%$$
%4#+,%$
!
.%)!
("
EGPRS physical layer validation
=
6%$
!%)!
(" .7 " $
(&!
-!
#$.# 0!
$
()%&# % )(*%)!
> # .76> !
0#*#") .# # )
$
GSM, EDGE, GPRS, GPIB, Instrumentation, Labwindows/CVI
) .# #) !
*0$
6*#")%)!
(" .7 " -(",#+)! # + .# /+6> #"-# #*2%+> 6
)6$
601("!
#*(2!
$
#
%
+$
# -1!
0 #) .#
DSP, OMAP, Sample Rate Converter, Temps réel, Programmation C et assembleur
/#%) +#
*0+(,#*#") (/ .#,#$(0*#") )(($ /(+ #*2#..#. %00$!-%)!(" )(($ %+-1!)#-) +# +#,! !("8"#9
-1 % 0+(/!$!"&80( )'*(+)#* .#2 &
Development tools, portability, embedded 2.5G applications
,%$ %)!(" (/ .!//#+#") 9!.&#) $!2+%+!# /(+
Widgets, UI, QT, open source
9!+#$#
-1!0 #) +#/#+#"-# (/)9%+#
!
* $
%)!
(" (/
0+()(-($ )%-3!
")(%"% )(*%)#.,%$
!
.%)!
("/+%*#9(+3
GSM/GPRS protocol-stack, TTCN3.
,%$ %)!
(" (/+#%$
')!
*# #*2#..#. !
"?
(/)9%+#/+%*#9(+3
%". .#/!
"# % 0(+)!
"& )+%)#&4 (/- ++#")
Real-time OS, Embedded Linux, Wireless, Execution framework
@%$
!
.%)!
(" #)-%+%-)6+!%)!
(".7 "
5
-(+##" )#-1"($
(&!
#= "*
+(&+%**%)!
(" #)*# +#.7 " -!
+- !
)!
")6&+6 #"
+@
!
)# )# +
"
'
RFCMOS, GSM, ARM, Statistique, Assembleur, Test
;
$#
%+%-)6+!%)!
(".#-!
+- !
) % #*2$
6 #" *(.#A)%-3#. .!
#7
Staked dies, probe, final test, yield, dut, ATE, Idrive, VT, Iddq, speed, Vout…
<
#-1#+-1# .7%$
&(+!
)1*# 0( + *# +#+ #) %.%0)#+ .4"%*!
> #*#") $
% /+6> #"-# #) $
%
)#" !
(" .7 " ( 0$ !
# + 0+(-# # + #" /("-)!
(" .# 2# (!
"
.7%00$
!
-%)!
(" * $
)!
*6.!
%
8
8B# ?
$
Linux, Embedded Linux, Symbian OS, WinCE, ARM, DSP
= *0$
#*#")%)!
("
$$
#-(.#+("
Mandatory Prerequisites: C Language, signal processing. Optional: TMSC55x Assembly, Music
$%
) .##)*!##" 0$
%-#.7 "#!
"/+% )+ -) +#.#.6,#$
(00#*#")$
(&!
-!
#$% )(*%)!6#
$
) .##).6,#$
(00#*#").7 " ( )!
$0( +&6"6+%)!
(" % )(*%)!
> #.#0$
%".#$
!
,+%!("
6,#$
(00#*#").7%00$
!
-%)!
(" 0( + )# )#+ $
# .+!
,#+
4*2!
%"
+ 0$
%)#/(+*#
CD
$
6,#$
(00#*#")#).(- *#")%)!
(" .7 " #" #*2$
#.#0+(&+%**# 0#+*#))%").#-#")+%$
!#+
$
# +6 $
)%) .#*# +#.#0#+/(+*%"-# .7%00$
!
-%)!
("
$
)!
*6.!
%D
$
6,#$
(00#*#")#))# ).7%00$
!
-%)!
(" 6- +!6#
)6$
601("#*(2!
$
#
$
+ "# 0$
%)#/(+*# *!-+(0+(-# # + .7 "
C, Sécurité, Cryptographie, OS
#"-1 # !
&"/(+
)(*%)!
- #&+# !
(" # )-% #
$!
Silicon Development Flow / VHDL / FPGA / Testbench / Regression Test bench / Multiprocessors / ARM / DSP Texas
Instruments / Code Composer Studio / Scripts / Language C / English mandatory
5 #-1"($
(&!
#.#
$"
%00$
!
-%2$
# .%" $
#.(*%!
"#.#$
%)6$
601("!
# %" /!
$
Substrats diélectriques, caractéristiques du matériau, structure d'un PCB (empilage, vas, microvias...), Coûts
;
!# #" 0$
%-# .7 " #",!
+(""#*#") % )(*%)!
> # .# +6&+# !
(" .# )# ) 0( + .# 0 -#
.# )!
"6# %$
%)6$601("!
#*(2!
$
#
%#
Labview, board, tests de chips sur silicium
<
%
(.6$
!%)!
(" 4 )E*#.7 "#0$
%)/(+*#* $
)!
0+(-# # + 0( +)6$601("#*(2!
$
#
Outil System-C, conception système, ASIC, modélisation
=
%+)(&+%01!
#6$
#-)+(*%&"6)!
> #.#$
7%-)!
,!
)6 !
")#+"#.7 "-!
+- !
)!
")6&+6
%$
Compatibilité électromagnètique, rayonnement, champ électromagnètique
+%-#)(($ /(+: !
+#$
# -1!
0 #)
%%
!
+- !
)%+-1!
)#-) +# ) .4/(+%* $
)!
' )%".%+. )+%" *!
))#+ :
RF architecture, GSM, WCDMA, Multi-mode transmitter
)(*%)!
- (9#+ (")+($ !
+- !
) #!
&"
Submicron Cmos design, Gsm, Oversampled DAC techniques
$
%
%
"%$
4 # #).6,#$
(00#*#").7 " %*0$
!
/!-%)# + .# -$
% #
0( + %00$
!
-%)!
(" % .!
( 0(+)%2$
#
%
Cmos deep submicron, audio application, class D amplifier
%
!
+- !
)%+-1!
)#-) +# ) .4/(+%* $
)!
' )%".%+. +#-#!
,#+ :
RF architecture, GSM, WCDMA, Multi-mode receiver
#,#$
(0*#").7 00$
!
-%)!
(" : !
+#$
# !
")6&+6# % " 4 )E*# .7#?0$
(!
)%)!
(" .# 1% )"!
,#%
%!
Architecture HW : Processeur TI OMAP (ARM+DSP) /Development SW : Langage C + Assembleur / Systèmes
d’exploitation haut niveau (HLOS) : Symbian, WinCE, Linux / Applications Wireless : Vidéo, Audio, USB, Bluetooth,
WirelessLAN…/ Produits : Telephones mobiles 2.5G/3G, Assistants Personnels Numeriques…/ Environnement International
(maitrise de l’anglais): US, Japon, Inde…
5
6/!
"!
)!
(" F
)!
$
!%")$
#0+(-# # +
#,#$
(0*#") .7 "# 00$
!
-%)!
(" : !
+#$
#
.#
%"
.%"
"# %+-1!
)#-) +# G:
Architecture HW : Processeur TI OMAP (ARM+DSP) / Development SW : Langage C + Assembleur / Systèmes
d’exploitation haut niveau (HLOS) : Symbian, WinCE, Linux / Applications Wireless : Video, Audio, USB, Bluetooth… /
Produits : Telephones mobiles 2.5G/3G, Assistants Personnels Numeriques…/ Environnement International (maitrise de
l’anglais): US, Japon, Inde…
; ) .#8 %*6$
!
(+%)!
(" #) .6,#$
(00#*#") .7 " ( )!
$ 0( + )6$
6-1%+&#+ #) 0+(&+%**#+ $
%
0+(&+%**%)!
(" .7 " -1!
0 -(*0$
#?#8.%" " #",!
+(""#*#")9#2
#
Gestion de database, XML, HTML, site web, C/C++, windows environnement…
<
*(2!
$
#
"%$
4 # .# *%+-16 #) 6) .# -(*0%+%)!
,# .# 0+(-# # + .7%00$
!
-%)!
(" 0( + )#+*!
"% ?
Application processor, wireless terminals, multimedia, telecom, benchmarking, marketing
= 6/!
"!
)!
(" .# %+-1!
)#-) +# .7%+2+# .71(+$
(&# %,#- *!
"!
*!%)!
(" .# 0 ! %"-# .%" $
#
4 )E*# #*2%+> 6
#+*!
"% ?H : !
+#$
# I
$
Horloge, « Gated clock », architecture, power, design, CTS
#*2%+> 6
6/!
"!
)!
(" .7 "# !
")#+/%-# . 2 &6"6+!
> # +60(".%")%
#+*!
"% ?H : !
+#$
# I
%
)%".%+.
0( + 4 )E*#
OCP, interface de bus, peripherique, VHDL, simulation
G!
&1 $
#,#$*(.#$
!
"&(/&#"#+%$0 +0( #
*0+(,#*#")(/ +%-)!
("%$
%". +# -%$
#+
!
"&% !
&*%' #$
)%*(. $
%)(+)(-(")+($)1#-(*0#" %)!
("
6,#$
(00#*#").7 " *(.E$
#.#0(+)J
H #!
&" (+ * $
%)!
("I
#).# (" .+!
,#+ (/)9%+#% (-!
# .%" $
#-%.+#.#
VHDL, C/C++, Modelsim, JTAG, Software debugger, assembleur C55x, assembleur ARM9 (et Esterel serait un plus)
) .#.7 "*(. $
#.# !
&"0( +0#+*#))+#$
#H )+%" !
)!
("'/% $
))# )!
"&I
VHDL/Verilog, Modelsim, ATPG, Fastscan, architecture ARM et DSP, assembleur ARM et DSP, DPLL, Anglais courant
indispensable.
!
(/)9%+#@%$
!
.%)!
(" !
"%: !
+#$
#
DSP software, L0 Software, embedded software, VHDL/Verilog, Modelsim, C modelling, DSP architecture, RF systems is a
plus
5 (9#+*%"%&#*#")%9%+#"# !
" 4 )#* (" 1!
0
"
Transistor design, leakage, power management, VHDL AMS/Verilog, Modelsim.
Tous nos stages sont à pourvoir sur notre site de Villeneuve-Loubet (06)
%
!"#
•
•
•
G
$
%""!"&' #&!
("%$ $
%""!"&
Ecole d’ingénieur dans la production ou électronique
G
(dès que possible)
6 mois -1 an
•
Le but de ce stage est :
-De découvrir une partie de la ‘Supply Chain’
-D’être l’interface avec nos sites de Production (Asie, USA...), nos équipes de projet (Ingénieur produit,
Qualité)
-De mettre en place des rapports et une méthode de suivi sur le lancement de nos nouveaux produits avec
nos équipes à Dallas.
-D’aider à l’automatisation de nos méthodes de travail
•
-Maîtrise de L’anglais
-Maîtrise de Word, Excel, Power Point, Outlook
)(*#+ #+,!-#' #*%". -(" ($!
.%)!("
•
•
•
G
Ecole de Commerce
G
(dès que possible)
6 mois -1 an
•
Le but de ce stage est :
-De découvrir une partie de la ‘Supply Chain’
-D’être l’interface avec nos Clients Internationaux (Asie, USA,Europe du Nord,)
-De faire le suivi des commandes de nos clients et autres requêtes
-De mettre en place des rapports et une méthode de suivi la consolidation de la demande mondiale.
-D’aider à l’automatisation de nos méthodes de travail
-De travailler en collaboration avec l’équipe du Planning
•
Maîtrise de l’Anglais
-Maîtrise de Word, Excel, Power Point, Outlook
!-+( (/) *%+)01("#.#*(%00$!-%)!
(" %".2#"-1*%+3
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
G
école d’informatique
pas de préférence
•
As part of a software team developing complete WindowsCE / Smartphone / PocketPC solutions, you will write
applications for:
-Multimedia file recording and playback
-Benchmarking Operating System and startup code
Note : Ce stage s’adresse à un très bon programmeur ayant de l’expérience ou une forte motivation pour la
programmation en C ou C++ sur des plate-formes embarquées comme les téléphones haut de gamme.
•
Software WindowsCE PocketPC Multimedia GPRS
4*2!%" 5 *%+)01("#.#*(%00$
!-%)!
(" %".2#"-1*%+3
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
G
école d’informatique
pas de préférence
•
As part of a software team developing complete SymbianOS / S60 phone solutions, you will write S60
applications for:
-Multimedia file recording and playback
-Benchmarking Operating System and startup code
Note : Ce stage s’adresse à un très bon programmeur ayant de l’expérience ou une forte motivation pour la
programmation en C ou C++ sur des plate-formes embarquées comme les téléphones haut de gamme
•
Software SymbianOS Series60 Multimedia GPRS
6,#$
(00#*#") .7 " !* $%)# + .# 0+()(-($
# -( -1#
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
(ex : école d’informatique, école télécom/électronique …)
début 2004
G
•
L’objectif de ce stage est de développer une plateforme de test sur PC qui permet de simuler le protocol stack
GSM/GPRS/EDGE sur la base d’un OS temps réel (Nucleus).
La mission du stage consiste à :
-analyser l’architecture du protocol stack, notamment les interfaces entre les différentes couches
-modéliser les moyens de communications et types d’information entre la couche 1 et les couches supérieures
-sur cette base développer un environnement de simulation sur PC
Connaissances requises/recommandées :
-système GSM/GPRS
-RTOS
-Langage de programmation C/C++
•
Protocole GSM/GPRS/ langage C/ RTOS
!
5
)%&#
•
•
•
#,#$(0*#")(/% "#9 -(")+($$
%4#+2#)9##" %4#+
%". % #2%".
@
K
Bac + 5 (dernière année cycle ingénieur)
G
G
: %". "%$(&
RF, Informatique, Electronique
Supelec, Telecom, INSA, ESIEE
•
Part of GSM/GPRS software solution running on mobile phones, the Layer 1 is in charge of the different tasks
scheduling (HW and SW) based on the protocol messages received from the cellular network.
Indeed, to properly schedule and synchronize analog and digital activities in a mobile phone, the analog and
RF stages are controlled by the Layer 1 software through a dedicated unit called the Time Processing Unit or
TPU. TPU instructions directly impact the control of RF devices like the power amplifier or the Front End
Module, as well as the baseband activity timing like calibration, modulation or demodulation.
The purpose of the internship is to develop a more reliable and secure SW interface between this TPU unit
and the Layer 1 synchronous software by re-architecturing the low level software.
The internship will notably include the following phases:
-The study of the existing TPU control strategy.
-The segmentation of this strategy into elementary hardware control sequences.
-The definition and development of the new control interface between the Layer 1 and the hardware layer.
During his internship, the student will acquire the strategy adopted by TI and other companies to control the
RF and analog stages of a mobile phone. Combined with a practice on a reference phone development
platform, this study will help to develop a valuable system view of a wireless phone.
Good GSM/GPRS, RF and computer science skills would highly be appreciated
•
GSM/GPRS, Layer 1 SW, RF and Baseband stages control
"
; # !&" %". !*0$#*#")%)!
(" (/%" %$
&(+!)1* /(+ #"1%"-#. +%.!
( $!
"3
*#% +#*#")
' "1%"-#. #% +#*#") #0(+)!
"& !
"
*(2!$
#
01("#
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
(ex : école d’informatique, école télécom/électronique …)
G
Début 2004
G
•
In the physical layer reception chain of a mobile phone radio link quality measurements are carried out. The
aim of these measurements is to maintain a radio link between base station and mobile station of sufficient
quality. The measurement report is based on the received signal level and the bit error rate (BER) at the
mobile station which are extracted after the demodulation of the input signal in the digital signal processing
part of the mobile station. Enhanced measurement reporting improves the radio link measurement report, both
in terms of signal level and bit error rate to which it associates a probability. In terms of the overall GSM
system it allows to improve the management of handovers.
The project proposed consists in:
- Analyzing the GMSK demodulation algorithm implemented in the current solution in order to extract suitable
parameters for the EMR algorithm
- Proposing an algorithm to implement EMR as defined in 3GPP TS 05.08, paragraph "Radio link
measurements" based on above analysis
- Implementing and validating the algorithm by means of MATLAB simulation environment
Required skills :
Signal processing especially in the area of demodulation/equalization
MATLAB
GSM signal processing knowledge is a plus
•
Signal processing/ GSM/ MATLAB
#
<
•
•
•
•
@
K
014 !
-%$$%4#+,%$!
.%)!("
Bac + 5 (dernière année cycle ingénieur)
(ex : école d’informatique, école a dominante électronique …)
G
G
école télécom
G
Février/Mars 2003 – durée 6mois
•
Le stage consiste à acquérir de la connaissance dans une nouvelle technologie de téléphonie mobile (EDGE)
qui permet d’accroître le débit lors d’une connexion en mode modem.
Une fois la connaissance acquise, le stage va ensuite s’orienter sur la validation de la couche physique du
mobile développé sur le site TEXAS de Villeneuve-Loubet (06). La validation se fera à l’aide d’équipement de
validation spécifique à cette nouvelle technologie (CRTU-G). Cet appareil permet aussi d’accroître la
couverture de validation par l’écriture de tests applicatifs. La définition et le développement de ces nouvelles
applications feront partie du stage, avec notamment les changements de modulation 8-PSK/GMSK associés
aux différents formats de bursts.
Le stagiaire devra avoir des connaissances en protocole GSM/GPRS et EDGE si possible.
Le language C et C++ sera maîtrise. Une expérience de développement d’application temps réel sur platforme
MCU et DSP est souhaitée. L’anglais est indispensable.
•
EGPRS physical layer validation
= 6%$!%)!(".7 "$
(&!-!
#$.#0!
$()%&#% )(*%)!> #.76> !0#*#") .#
#)
•
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
G
Informatique avec de fortes compétences en électronique
Groupe 1, Enserg, Enseeiht, Insa,…
A partir de janvier 04 (étudie toute autre
G
proposition
•
Texas Instruments occupe une position de leader dans le domaine de la téléphonie mobile multi-standards et
propose une gamme étendue de chipsets (un chipset est un ensemble de composants semi-conducteurs,
typiquement un circuit numérique, un circuit analogique et un circuit haute-fréquence). Le chipset embarque
un logiciel temps réel permettant de réaliser les fonctionnalités nécessaires (Protocol Stack
GSM/EDGE/GPRS , gestion des périphériques, Interface Homme Machine,..).
La mise au point des solutions mobiles de Texas Instruments demande un grand nombre de tests. Le sujet du
stage consiste à améliorer un banc de test automatique intégrant la plus grande partie de ces tests. Ce banc
de test pilotera tous les simulateurs de station de base présents à Texas Instruments, divers instruments et le
mobile sous test ; il collectera les données nécessaires à l’analyse des tests pour fournir un verdict fiable et
final.
Le stage se déroulera en 3 étapes :
Participation à la spécification du banc de test et choix de la méthode de développement.
Développement du banc de test automatique (logiciel de pilotage d’instruments).
Test, mise au point et exercisation du banc de test.
Le stagiaire pourra être conduit à développer du code embarqué au cours de l’implémentation des interfaces
de communication avec le mobile sous test.
Compétences requises :
Programmation sous Windows NT, 2000 et XP, Microsoft Visual C++, Langage C, environnement de
développement Labwindows/CVI de National Instruments, Perl.
Programmation d’interfaces series (RS232), GPIB, ports parallèles, USB.
Une connaissance des Equipements de Tests Relatifs au GSM/GPRS/EDGE.
Une connaissance de la norme GSM/GPRS même succincte.
Programmation sous système d’exploitation temps réel.
•
GSM, EDGE, GPRS, GPIB, Instrumentation, Labwindows/CVI
$
) .##)!*0$6*#")%)!
(".7 "-(",#+)! # +.#/+6> #"-# #*2%+> 6
+$# -1!
0 #) .#)6$
601("!
#*(2!
$#
•
•
•
•
@
K
Bac + 5 (derniere année cycle ingénieur)
G
G
Informatique ou Electronique
Groupe 1, Ensimag, Enserg, Esiee, Enseeiht, Eseo
Janvier 2004
G
•
On assiste dans le monde des téléphones portables à une multiplication des standards (GSM, GPRS, EDGE,
UMTS, CDMA2000, etc. ...) et donc des plates-formes numériques permettant d’implémenter ces standards.
Texas Instruments occupe une position de leader dans ce domaine et propose une gamme étendue de
chipsets (un chipset est un ensemble de composants semi-conducteurs, typiquement un circuit numérique, un
circuit analogique et un circuit haute-fréquence) permettant d’implémenter ces standards.
Une caractéristique commune de tous ces standards est de fournir, en plus des services de données à haut
débit souvent mis en avant, une gamme étendue de service audio : service voie de haute qualité (incluant
Annulateur d’Echo, Réduction de bruit, Codeur AMR), SMS audio (MMS), sonneries personnalisables,
décodeurs des standards de musique grand public (MP3, Midi), Mémo Vocal...
Ces services audio fondamentaux se retrouvent sur chacune de ces multiples plates-formes numériques et
l’objectif du groupe Chipset est d’utiliser une approche logicielle commune, adaptable pour adresser d’une
manière efficace ces multiples plates-formes.
La multiplication des différents flux audio à des fréquences d’échantillonnage différentes nécessite
l’introduction d’un convertisseur de fréquences afin de pouvoir mixer ces différents flux audio.
Le stage proposé s’insère dans cet objectif. Le stagiaire participera à la phase de finalisation de ce projet
logiciel.
Son travail consistera à participer en équipe aux aspects suivants :
1) Etude des algorithmes de conversion de fréquences
2) Analyse des différents flux audio sur plate-forme embarquée
- Evaluation des différents flux audio à mixer
- Définition de l’architecture du SRC (Sample rate converter)
3) Développement et intégration du convertisseur de fréquences
- Développement du corps temps réel du SRC
- Intégration au sein du SAC (Software Audio Controller) sur plate-forme 2.5G de Texas Instruments
4) Tests et mesure de performances sur plate-forme 2.5G de Texas Instruments
- Définition du plan de test
- Mesure des performances temps réelles sur plate-forme
Ces différents aspects lui permettront de développer des compétences multiples dans le domaine de
l’ingénierie logiciel embarquée et dans celui de l’audio numérique.
•
DSP, OMAP, Sample Rate Converter, Temps réel, Programmation C et assembleur
%
*0+(,#*#") (/ .#,#$(0*#") )(($ /(+ #*2#..#. %00$!
-%)!("
%+-1!
)#-) +# +#,!!
("8"#9 /#%) +#
-1% 0+(/!$!
"&80( )'*(+)#* .#2 &
•
•
•
•
@
K
Bac + 4, Bac + 5 (dernière année cycle ingénieur)
G
G
)(($
Ecole d’informatique, ou spécialisation informatique
ESSI, ENSEEIHT info, ENSERB info, ENSIMAG info …
G
dès que possible
•
TI is providing a software framework used to run 2.5 G mobile handset applications, such as WAP or MMS.
The software framework includes development tools connecting to the target or even emulating it. This tools
need to be evolved in order to not only support Windows, but other environment such as Linux; its modularity
should also be improve in order to easily plug-ins some new services. Regarding new services, Profiling and
Post-Mortem debug are the important ones.
The purpose of this project is to work with several other trainees as a team in order to specify and prototype
this advanced tools architecture. Each person would focus on a particular issue: portability, modularity, new
services.
•
Development tools, portability, embedded 2.5G applications
,%$ %)!(" (/ .!//#+#") 9!.&#) $!2+%+!#
+#/#+#"-# (/)9%+#
•
•
•
@
K
/(+
9!+#$#
-1!0 #)
Bac + 5 (dernière année cycle ingénieur)
G
Ecole d’informatique
G
Dès que possible
•
TI is providing standard building blocs for 2.5 G mobile phones. This includes hardware and a full software
solution.
One of the key elements of the provided software is the widget library. It is one of the main hardware and lowlevel software abstraction as well as heavily used and intrusive in the applications and their UI.
The goal of the projects would be to evaluate different widgets libraries available for embedded systems: QT,
PicoGUI, etc, open and closed source, and also TI own internal library. It means comparison of the features,
performances, API, resources usage, configuration, etc. Also, there should be an estimation of the porting to
TI platform. Finally, one of these library could be really ported to get some real life experience
•
Widgets, UI, QT, open source
!* $%)!("(/
/+%*#9(+3
•
•
•
@
K
0+()(-($ )%-3!")(%"% )(*%)#. ,%$!
.%)!("
Bac + 5 (dernière année cycle ingénieur)
G
Ecole Télécommunications
G
Janvier
•
TI is providing standard building blocs for 2.5 G mobile phones. This includes hardware and a full software
solution.
In order to validate this wide software solution including applications such as WAP, MMS, JAVA, Bluetooth, an
automated test framework is being developed, based on the ETSI TTCN3 (Test and Test Control Notation)
methodology.
In order to enhance the capability to automate and reproduce tests, the GSM/GPRS protocol stack must be
simulated.
The goal of the project would be to define main use cases of the protocol stack, communicating with all
developers in order to get their needs. Once defined, the use cases must be extracted from the real protocol
stack and translated into TTCN3. Finally one application should be run with the simulated use-cases.
•
GSM/GPRS protocol-stack, TTCN3.
,%$ %)!
(" (/+#%$')!*# #*2#..#. !" ?
)+%)#&4(/- ++#")
(/)9%+#/+%*#9(+3
•
•
•
•
@
K
%". .#/!"# % 0(+)!"&
Bac + 4, Bac + 5 (dernière année cycle ingénieur)
Ecole d’informatique, ou spécialisation informatique)
(ESSI, ENSEEIHT info, ENSEIRB info, ENSIMAG info … )
G
G
G
dès que possible
•
TI is providing a software framework used to run mobile handset applications. Actual framework is based on a
third party real-time OS. Market evolution pushes to provide a Linux based solution.
The purpose of this project is to understand the different implications the use of a Linux OS will involve to the
TI software framework. Another result is to get a running prototype that will be used to validate options.
Different flavors of real-time and/or embedded Linux OS have to be studied in order to understand conceptual
difference with the current real-time OS.
From this understanding, the TI software framework could be ported to embedded Linux using different
approaches.
These approaches need to address a non-exhaustive list of questions:
•
Software reuse (TI framework, open source, … ),
•
Integration with external applications, especially open source applications,
•
License implications (GPL,… ),
•
Development effort,
Finally, a prototype port of the TI software framework has to be implemented on Linux OS in order to validate
some of the approaches. This prototype will serve as a sample for the future TI software framework.
•
Real-time OS, Embedded Linux, Wireless, Execution framework
@%$
!.%)!(" #)-%+%-)6+!%)!
(" .7 "
)# )# +
@
•
•
•
•
@
K
+
Bac + 5 (dernière année cycle ingénieur)
G
G
-(+##" )#-1"($
(&!#= "*
école a dominante électronique
pas de préférence
Décembre 2002/Janvier 2003.
G
•
Le but de ce stage sera de faire une validation et une caractérisation des performances d’un core DSP en
technologie 90nm sur un testeur identique à celui utilisé en production. Il conviendra au préalable de définir et
de revoir les plans préalablement établis. Cette étude sera ensuite suivie par ce même travail sur les System
On Chip dans lequel sera inclus le core.
Vous serez rattaché au département product engineering de Nice et aurez à travailler en collaboration avec
différents services (Design, test and product engineering, accessoirement qualité par le laboratoire d’analyse
de défaillance,) sur les équipements identiques à ceux utilisés sur les sites de production.
!
5
•
•
•
@
+(&+%**%)!("#)*# +#.7 "-!+- !)!")6&+6#"
K
Bac + 5 (dernière année cycle ingénieur)
G
école à dominante électronique
à partir de janvier 2004
G
•
-Caractérisation physique d’un circuit RF-CMOS à la norme GSM
-Développement du code de programmation en assembleur ARM du circuit
-Analyse statistique des résultats en fonction des paramètres de fabrication
•
RFCMOS, GSM, ARM, Statistique, Assembleur, Test
"
'
;
•
•
•
@
%+%-)6+!%)!(".#-!+- !) % #*2$6 #"*(.#A)%-3#..!
#7
K
Bac + 5 (dernière année cycle ingénieur)
G
Ecole d’électronique
Avril 2004
G
•
-Vérification des performances électriques par rapport à la spécification.
-Développement du code de test sur testeur automatique.
-Analyse statistique des résultats en fonction des variations des paramètres de process de chaque circuit.
-Collaboration avec le design et le laboratoire d’analyse de défaillances.
-Proposition d’amélioration des performances.
•
Staked dies, probe, final test, yield, dut, ATE, Idrive, VT, Iddq, speed, Vout…
$#
< #-1#+-1#.7%$
&(+!
)1*# 0( +*# +#+#)%.%0)#+.4"%*!> #*#")$
%
/+6> #"-# #)$
% )#" !
(" .7 " ( 0$ !# + 0+(-# # + #" /("-)!(" .# 2# (!"
.7%00$
!
-%)!(" * $)!*6.!%
8
8B# ?
•
@
K
•
•
Bac + 5 (dernière année cycle ingénieur
G
Informatique, Electronique, Génie électrique
Janvier 2004
G
•
Le stage aura pour cadre la platforme OMAP de Texas Instruments. OMAP est une platforme pour le
multimédia embarqué dans les mobiles de 2.5G/3G.
Réduire au minimum la consommation d'
énergie est un facteur clef dans le développement de composants
pour téléphones mobiles.
Les applications à exécuter sont de plus en plus complexes (encodeur/décodeur MP3, jeux en 3D) et donc de
plus en plus demandeuses de puissance CPU, mais il faut simultanément réduire la consommation d'
énergie
pour maximiser la vie des batteries.
Le stage se déroulera en plusieurs étapes :
Recherche bibliographique sur les méthodes existantes.
Développement d’algorithmes.
Implémentation et test d’applications Multimédia sur des plates-formes Linux dans le but de trouver
les méthodes les plus performantes pour adapter la puissance consommée en fonction des besoins
applicatifs.
•
•
&
' C, C++, OS kernel
Linux, Embedded Linux, Symbian OS, WinCE, ARM, DSP
$
= *0$#*#")%)!
("
•
@
K
•
•
#-(.#+("
Bac + 5 (dernière année cycle ingénieur)
G
Ecole d’Ingénieur en Electronique – Traitement du signal
G
2004
•
'
TM
OMAP is TI hardware and software multimedia application solution for 2.5G/3G wireless devices. It has been
TM
selected by key customers worldwide. OMAP Software architecture team defines the software roadmap for
this platform.
One of the Main application is Synthetic audio used for ring tones, sound games… this applications are using a
MIDI decoder
':
L
The student will have to carry out the following activities:
-Understand the MIDI standard.
-Understand the signal processing involved.
-Learn the C55x DSP'
s architecture and its assembly language in order to produce the best optimized code
for embedded system.
-Develop and improve current MIDI software
-
K
Mandatory Prerequisites: C Language, signal processing. Optional: TMSC55x Assembly, Music
5/6-month
•
Mandatory Prerequisites: C Language, signal processing. Optional: TMSC55x Assembly, Music
$$
) .##)*!##" 0$%-#.7 "#!
"/+% )+ -) +#.#.6,#$
(00#*#")$(&!-!
#$
% )(*%)!6#
•
•
•
@
K
5ième année de cycle ingénieur
G
Ingénieur électronique ou informatique
Janvier 2004, pour 5 ou 6 mois.
G
•
Texas Instruments développe différents types de logiciels pour les processeurs multimédia OMAP™ (ARM +
DSP): portage de système d’exploitation, codeurs/décodeurs multimédia (audio, vidéo, image). Afin de faciliter
l’intégration de ces différentes entités logicielles, la mise en place d’une infrastructure commune de
développement de logiciel est un atout important.
Le but du stage sera de définir, développer et mettre en place cette infrastructure commune de
développement de logiciel.
L’infrastructure de développement devra répondre aux besoins suivants:
− Installation automatisée des composants logiciels
− Compilation automatique
− Automatisation des tests après intégration
− Utilisation des outils de gestion de configuration logicielle
Le projet se déroulera en plusieurs phases:
1) Définition du cahier des charges de l’outil
2) Développement et test de l’outil (l’architecture ainsi que l’implémentation devra être documentée)
3) Tests en situation réelle avec les différentes équipes de développement
4) Documentation, guide utilisateur
5) Mise en place de l’outil sur un ou plusieurs projets (une formation des utilisateurs pourra être envisagée)
Profil souhaité :
− Autonome, motivé et rigoureux
− Bon relationnel
− Parlant anglais
− Connaissances nécessaires de : Visual Basic, C++, Perl, Rational ClearCase.
− Connaissances souhaitées de :
o systèmes d’exploitation embarqué type Symbian OS
o DSP Texas Instruments
$%
) .# #).6,#$
(00#*#").7 " ( )!$0( + &6"6+%)!
(" % )(*%)!> # .#
0$
%".#$
!,+%!("
•
•
•
@
K
4ième année de cycle ingénieur ou 2eme année DUT
G
Ingénieur ou DUT informatique
dès que possible, pour 3 mois.
G
•
Dans le cadre de développement logiciel pour le processeur multimédia OMAP™, Texas Instruments a mis en
place un process de développement très élaboré utilisant, entre autres, des outils de gestion des besoins
client et de gestion de défauts. Chaque fonctionnalité demandée par un client ou chaque défaut reporté par un
client est répertorié grâce à ces outils de gestion. Ces nouveaux développements ou corrections sont
assignés aux différentes équipes de développement pour planification, implémentation ou correction puis
validation. Finalement les modifications des différentes équipes développement, sont intégrées ensemble afin
d’être délivrées aux clients.
Le but du stage sera de définir, développer et mettre en place un outil de génération automatique de plan de
livraison. Le plan de livraison devra lister toutes les nouvelles fonctionnalités et corrections de défauts incluses
dans les futures livraisons de logiciel planifiées.
Le plan de livraison sera générer à partir de :
− Data base de gestion des besoins client
− Data base de gestion des défauts
− Planning des équipes de développement
Le projet se déroulera en plusieurs phases:
1) Définition du cahier des charges de l’outil
2) Développement et test de l’outil (l’architecture ainsi que l’implémentation devront être documentées)
3) Tests en situation réelle avec les différentes équipes de développement
4) Documentation, guide utilisateur
5) Mise en place d’outil sur un ou plusieurs projets (une formation des utilisateurs pourra être envisagée)
Profil souhaité :
− Autonome, motivé et rigoureux
− Parlant anglais
− Visual Basic, Perl, C++
−
Microsoft Office (object COM)
$
6,#$
(00#*#") .7%00$
!-%)!(" 0( + )# )#+ $# .+!
,#+
0$
%)#/(+*#
CD
•
•
•
•
@
K
+
Dernière année cycle ingénieur
G
G
4*2!%"
Ecole d’informatique
INSA, ENSIMAG, ESSI, EFREI, …
Dès que possible, pour 5-6 mois.
G
•
TI effectue un portage de Symbian sur sa famille de processeurs OMAP™, utilisé dans les téléphones et PDA.
2
Le portage consiste essentiellement à développer des drivers (USB, I C, SPI, camera, audio, etc.). Ces
drivers sont validés par des applications de tests spécifiques. Le stagiaire travaillera à l’amélioration de ces
applications.
Le projet se déroulera en plusieurs phases:
•
Etude de Symbian, du modèle des drivers, et des applications de tests existantes.
•
Implémentation de nouvelles fonctionnalités afin d’augmenter la couverture du test.
•
Création de tests pour les nouveaux drivers.
•
Si possible, création d’applications de plus haut niveau pour les tests d’intégration.
Profil souhaité :
•
Motivé, autonome et rigoureux.
•
Connaissances : OS et device drivers, hardware et C++.
$
6,#$(00#*#") #) .(- *#")%)!(" .7 " #" #*2$# .# 0+(&+%**#
0#+*#))%") .# -#")+%$!#+ $
# +6 $
)%) .# *# +# .# 0#+/(+*%"-#
.7%00$!
-%)!("
$)!*6.!%D
•
•
•
•
@
K
dernière année cycle ingénieur
G
G
école d’informatique
SSI, EFREI
dès que possible
G
•
Les logiciels applicatifs DSP, codeurs de parole, compression image et vidéo, compression audio, sont
continuellement modifiés et améliorés pour être portés sur les nouveaux processeurs multimédias. Il est donc
important de comprendre et connaître les améliorations apportées au niveau de l’utilisation des ressources
mémoire et du gain de performances en nombre de cycles du CPU.
Pour couvrir ces deux besoins, le stagiaire développera dans un premier temps un programme Perl qui
interface les scripts de mesure de « DSP memory footprint » avec un template Excel fourni par notre client.
Dans un second temps, il étudiera la méthodologie existante de test de performances des applications
multimédia et sa mise en œuvre sur une carte dédiée à ce propos. Il réalisera également le programme
d’automatisation de capture des résultats de mesures avec le fichier Excel client.
Le projet se déroulera en plusieurs phases:
1) Etude des scripts de mesure de consommation mémoire existants.
2) Continuer le développement, implémenter les fonctionnalités Perl WIN32 :OLE d’interfaçage des scripts de
mesure de consommation mémoire avec l’application Excel.
3) Documentation, guide utilisateur et maintenance des programmes sur l’outil de Gestion de configuration
« Clearcase ».
4) Reproduction de tests de performances des algorithmes multimédia sur carte électronique dédiée et
documentation détaillée de la mise en œuvre des tests (utilisation de DLLView). Travail en collaboration avec
l’équipe d’architecture software.
5) Intégration de la capture des résultats de mesure dans le script d’interface avec l’application Excel.
Profil souhaité :
- Autonome, motivé
- Perl, Win32 :OLE, Visual Basic, Excel, écriture de scripts
- Notion d’outils de gestion de configuration type « Clearcase »
$
6,#$
(00#*#")#))# ).7%00$!
-%)!
(" 6- +!6#
*!-+(0+(-# # +.7 ")6$
601("#*(2!
$#
•
•
•
•
•
@
+ "# 0$
%)#/(+*#
Bac + 5 (dernière année cycle ingénieur)
K
Ecole d’Electronique ou d’Informatique
G
G
ENST – SUPELEC – ENSEEIHT – ENSERG
1Q04
G
≥ 6 mois
•
L’étudiant devra dans un premier temps analyser l’architecture matérielle/logicielle de la solution de sécurité
de Texas instruments, puis les scénarios applicatifs de commerce électronique utilisant cette sécurité
(transactions financières, gestion de droits digitaux, … ).
Il conviendra ensuite d’étudier, de documenter, de coder et de valider une ou plusieurs applications sécurisées
en programmant le mode de sécurité existant.
Les prérequis et connaissances demandées sont:
-Langage C
-Sécurité des systèmes informatiques et éventuellement cryptographie
-Environnement UNIX et PC
La connaissance du fonctionnement des Systèmes d’Exploitation (OS) est souhaitée.
Le stagiaire travaillera au sein d’une équipe de développement pluridisciplinaire. La pratique de la langue
anglaise est requise.
•
C, Sécurité, Cryptographie, OS
$
#"-1 # !
&"/(+
•
•
•
@
K
)(*%)!- #&+# !(" # )-% #
Bac + 5 (dernière année cycle ingénieur)
G
école à dominante électronique
Janvier 2004
G
•
Leading in the Soc and DSP company, Texas Instruments France is developing new devices for next
Generation Mobile Phone.
In the context of state of the art Soc including multiprocessors (Risks, DSP) and advanced multimedia
peripherals, a bench has to be developed in order to speed up the regression phase of our new device.
The first study will able to choose the relevant platform in between a custom FPGA board or a more
prototyping environment like APTIX or Zebu. The synthetisable Testbench will be then imported and tested in
this environment.
The trainee will also prepare the complete environment of emulation in order to run a batch of tests.
He will finally test the device and support the validation team in this new environment.
•
Silicon Development Flow / VHDL / FPGA / Testbench / Regression Test bench / Multiprocessors / ARM /
DSP Texas Instruments / Code Composer Studio / Scripts / Language C / English mandatory
$!
5 #-1"($
(&!
#.#
%" /!$
•
•
•
@
K
%00$
!
-%2$
# .%" $
#.(*%!"#.#$
%)6$
601("!
#
Bac + 5 (dernière année cycle ingénieur)
Ecole à dominante électronique / Hyperfréquences / matériaux
G
Durée 4 mois minimum
G
•
Le stage se déroulera en 3 phases.
- Substrats diélectriques
Le stagiaire contactera les principaux fabricants de matériaux afin d'
identifier les principaux produits
disponibles aujourd'
hui sur le marché. Une analyse au niveau qualitatif et coût sera menée.
- Structure des PCBs
Le stagiaire rentrera en relation avec les principaux fabricants de PCBs et fera un état des lieux (technologie /
coût) des techniques de fabrication de circuits imprimes mises en oeuvre aujourd'
hui.
- Orientations pour les futures réalisations TI
Basé sur les deux précédentes phases, le stagiaire construira une proposition de circuit imprimé satisfaisant
aux besoins de TI et optimum en terme de coût.
•
Substrats diélectriques, caractéristiques du matériau, structure d'
un PCB (empilage, vas, microvias...), Coûts
$"
; !##" 0$
%-#.7 " #",!+(""#*#")% )(*%)!> #.#+6&+# !(" .#)# )
0( +.# 0 -# .# )!"6# M $
%)6$
601("!#*(2!$
#
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
Ecole en microélectronique/informatique
Début janvier
G
•
Elaboration d’un environnement de régression automatique de test de puces destiné à la téléphonie mobile
(tests sur silicium en laboratoire). Le but de ce stage est de mettre en place, au moyen de Labview, un
environnement Windows qui permet de lancer automatiquement un nombre pre-defini de test (écrits en
langage C) et qui permet de visualiser les résultats (éventuellement au moyen d’une page WEB). Tout ceci
doit être réalisé dans le but de tester de manière rapide, automatique et sûre, une nouvelle version d’une puce
à l’aide d’une suite de test(
•
Labview, board, tests de chips sur silicium
%#
<
(.6$
!%)!(" 4 )E*# .7 "# 0$%)#/(+*# * $)!0+(-# # + 0( +
)6$
601("#*(2!
$#
•
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
école en micro-électronique/informatique
début janvier
G
DESCRIPTIF DU STAGE :
Dans le but de définir les nouvelles architectures de téléphonie mobile (Edge et 3G), il devient primordial de
pouvoir utiliser des modèles « système » des architectures multiprocesseurs.
Le but de ce stage est de modéliser une platforme OMAP (platforme multiprocesseurs intégrant des
contrôleurs DMA, un contrôleur de trafic,… ) afin de caractériser la platforme en performances :
-Débit de données
-Mips des microprocesseurs
-Distribution des mémoires
-Conflit d’accès aux ressources
L’outil pre-defini pour cette modélisation est System C, basé sur le langage C/C++.
Ce stage peut nécessiter deux stagiaires.
•
Outil System-C, conception système, ASIC, modélisation
%
=
!
")6&+6
•
•
•
•
@
%+)(&+%01!# 6$#-)+(*%&"6)!> # .# $
7%-)!
,!
)6 !")#+"# .7 " -!+- !)
K
Bac + 5 (3 iéme année ingénieur)
G
G
DESS microélectronique//radiofréquences ENSEIRB
ENSEIRB
Février 2004 (durée 6 mois)
G
•
Ce stage a pour objectif de finaliser une étude déjà entreprise avec l’ENSEIRB à Bordeaux. Le principe a été
validé par Texas et l’ENSEIRB courant 2002/ 2003. Il existe actuellement une maquette fonctionnelle à
l’ENSEIRB qui servirait de base de départ pour le stage.
Le but du stage est en fait, d’optimiser l’équipement pour le rendre industriellement utilisable et d’installer cet
équipement sur site à Texas (hardware et software de pilotage).
Cet équipement permettrait de faire des mesures très précises de rayonnement électromagnétiques
directement au niveau des circuits intégrés (cartographie des courants et de l’activité interne (
•
Compatibilité électromagnétique, rayonnement, champ électromagnétique.
%$
+%-#)(($ /(+: !+#$
# -1!
0 #)
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
orientée pilote de bas niveau
Eole à dominante électronique, avec formation logicielle
début 2004 (6 mois)
G
•
Outils de trace d’activité des sous modules d’un chipset wireless GSM/E-GPRS.
Basé sur la suite d’un stage précèdent, une spécification préliminaire d’un protocole de multiplexage des
différents liens entre sous-modules du chipset, permettra à l’ingénieur stagiaire de finaliser l’implémentation de
ce protocole.
L’implémentation est basée sur une carte FPGA mezzanine au-dessus d’une carte d’évaluation de DSP
TMS320C6X, qui a pour fonction de permettre le déclenchement des triggers en temps, et l’envoi sous TCP/IP
par un lien ethernet vers un PC qui stocke la trace.
Une deuxième implémentation sur une carte mezzanine (a réalisé) d’un bridge PCI sur PC pourrait être
envisagée en parallèle.
L’étude se fera chronologiquement de façon à permettre à l’élève ingénieur de finaliser sa compréhension des
aspects systèmes en utilisant la souplesse de la plate-forme logicielle avant de figer sa spécification de la
E
plate-forme FPGA (à base de VIRTEX 1000 et spartan II)
Ce stage d’application couvre tous les aspects de l’implémentation système de la synthèse VHDL au Visual
C++, mais il sera plutôt orienté logiciel du au travail déjà effectué.
Les outils mis en œuvre seront :
-Code Composer Studio de Texas Instruments et le langage C pour la plate-forme DSP.
-Certify/ Synplify de Synplicity et le langage VHDL pour la partie FPGA
-Visual studio pour le logiciel PC.
%%
!
+- !
) %+-1!
)#-) +# ) .4 /(+ % * $)!' )%".%+. )+%" *!))#+
:
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
école à dominante électronique
•
Analyse des spécifications des standards GSM et WCDMA pour trouver les points similaires qui permettront
de créer l’architecture commune à un récepteur GSM et WCDMA.
•
RF architecture, GSM, WCDMA, Multi-mode transmitter
%
)(*%)!- (9#+ (")+($ !+- !
) #!
&"
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
Ecole à dominante électronique
1 trimestre 2004
G
•
The objective is to design a control circuit and a digital-to-analog converter for power-ramp control of a mobile
phone handset.
The project is an analog/digital mixed design study in the microelectronic domain. It consists of two main
phases. An initial phase of high-level modeling using matlab or other in-house simulators, followed by a
second phase of mixed analog and digital design of a sigma-delta digital-to-analog converter at transistor
level.
•
Submicron Cmos design, Gsm, Oversampled DAC techniques
%
"%$
4 # #) .6,#$
(00#*#") .7 " %*0$
!/!-%)# + .# -$
% #
%00$!
-%)!
("% .!(0(+)%2$
#
•
•
•
@
K
0( +
Bac + 5 (dernière année cycle ingénieur)
G
école à dominante électronique
1 trimestre 2004
G
•
Ce stage consistera à identifier et comparer différentes architectures d’amplificateur de classe D audio.
L’application visée est la téléphonie portable. Une architecture sera choisie, développée et implémentée sur
un véhicule de test. La technologie sera CMOS DEEP SUBMICRON.
•
Cmos deep submicron, audio application, class D amplifier
%
!
+- !) %+-1!)#-) +#
) .4 /(+ % * $)!
' )%".%+. +#-#!
,#+
:
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
école à dominante électronique
•
Analyse des spécifications des standards GSM et WCDMA pour trouver les points similaires qui permettront
de créer l’architecture commune à un transmetteur GSM et WCDMA.
•
RF architecture, GSM, WCDMA, Multi-mode receiver
%
6,#$
(00#*#") .7%00$
!-%)!(" : !+#$
#
.7#?0$(!)%)!
(".#1% )"!
,#% N D
•
•
•
•
@
K
!")6&+6# M
" 4 )E*#
Bac + 5 (dernière année cycle ingénieur)
G
Ecole Electronique
05/01/2004
G
6 mois et plus
•
Au sein d’une équipe Hardware Applications (support des produits OMAP de TI) développant des applications
Wireless (Vidéo, WirelessLAN, USB… ) de bas niveau, l’objectif est de porter ces applications sur un système
d’exploitation haut niveau tel que Symbian, WinCE…
Proposer une démarche rationnelle et simple qui puisse être re-utilisée par l’ensemble des membres de
l’équipe, quelque soit l’application ou l’OS cible
•
Architecture HW : Processeur TI OMAP (ARM+DSP) /Development SW : Langage C + Assembleur /
Systèmes d’exploitation haut niveau (HLOS) : Symbian, WinCE, Linux / Applications Wireless : Vidéo, Audio,
USB, Bluetooth, WirelessLAN… / Produits : Téléphones mobiles 2.5G/3G, Assistants Personnels
Numériques… / Environnement International (maîtrise de l’anglais): US, Japon, Inde…
%!
5 #/!"!
)!(" F 6,#$
(00#*#").7 "# 00$
!-%)!(" : !+#$
#
"#%+-1!)#-) +#G: )!
$!%")$
#0+(-# # +
.#
•
•
•
•
@
K
.%"
Bac + 5 (dernière année cycle ingénieur)
G
Ecole Electronique
05/01/2004
G
6 mois et plus
•
Au sein d’une équipe Hardware Applications (support des produits OMAP de TI) développant des applications
Wireless (Vidéo, USB… ), l’objectif est d’étendre ces applications au WirelessLAN.
Dans un premier temps, étude et définition de différentes solutions possibles, puis validation d’une solution sur
silicium.
•
Architecture HW : Processeur TI OMAP (ARM+DSP) / Development SW : Langage C + Assembleur /
Systèmes d’exploitation haut niveau (HLOS) : Symbian, WinCE, Linux / Applications Wireless : Vidéo, Audio,
USB, Bluetooth… / Produits : Téléphones mobiles 2.5G/3G, Assistants Personnels Numériques… /
Environnement International (maîtrise de l’anglais): US, Japon, Inde…
%"
; ) .#8%*6$
!(+%)!(" #).6,#$(00#*#").7 " ( )!$0( + )6$6-1%+&#+#)
0+(&+%**#+ $% 0+(&+%**%)!(" .7 " -1!0 -(*0$#?#8.%" " #",!
+(""#*#")
9#2
•
•
•
@
K
informatique.
Bac + 5 (dernière année cycle ingénieur)
G
Ecole Ingénieur Electronique/Informatique à dominante
Dès que possible
G
•
Un outil web existant s’appuyant sur la gestion d’une database xml, permet de télécharger/programmer la
configuration d’un chip par l’intermédiaire d’une liaison série et d’afficher/sauvegarder cette configuration.
Le sujet du stage sera :
-d’étudier et de développer une interface utilisateur pour permettre l’édition et la sauvegarde dynamique
de rapport de configuration
-de développer un plug-in pour connecter l’interface web avec un outil d’émulation.
Le stagiaire aura à étudier et utiliser le JTAG, interface d’émulation couramment utilisé dans l’industrie.
•
Gestion de database, XML, HTML, site web, C/C++, Windows environnement…
#
<
"%$4 # .# *%+-1# #) 6) .# -(*0%+%)!
,# .# 0+(-# # +
.7%00$!
-%)!(" 0( +)#+*!"% ?*(2!
$#
•
•
•
Bac + 5 (dernière année cycle ingénieur) ou plus
G
Ecole à dominante électronique/microélec/télécom
double compétence (marketing) bienvenue : Mastère, …
G
ASAP
@
K
•
Responsibility:
Survey of Application processors offering and competence for the wireless terminals market
Motive:
Map the application processor market to enable benchmarking and create a competitive product road map
Job description:
•
The candidate will need to study the technical properties of application processors, from hardware design
to software applications.
- Literature study/ short course on application processors
- Web study
- Study of the application processor industry based on market research etc
•
Build a benchmarking portfolio and methodology
- Define key properties to benchmark
- Define the benchmarking methods
- Generate an easy to use benchmarking tool
- Map the competence of industry players on an easy to use tool
•
Identify trends in the market
- Keep track of new features and future technologies
- Alert on new advances in this market
- Propose new techniques/ improvements to TI processes.
Job benefits:
The candidate will have a global visibility on the application processor market, features and capabilities
The candidate will learn to build and use the benchmarking as tool to create competitive product road map.
•
Application processor, wireless terminals, multimedia, telecom, benchmarking, marketing
= 6/!
"!
)!
(" .# %+-1!)#-) +# .7%+2+# .71(+$(&# %,#-*!"!*!%)!(" .#
0 ! %"-#.%" $# 4 )E*# #*2%+> 6 #+*!"% ?H: !
+#$
# I
•
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
Dernière année de cycle ingénieur
Ecole avec prépa 2+3 (non intégrée serait idéal)
Ecole à dominante électronique (non universitaire)
G
Dès que possible
G
•
L’intégration de plus en plus forte des technologies microélectroniques nécessite de contrôler au mieux la
puissance dissipée. La distribution de signaux d’horloge en tous les points d’un circuit avec ses contraintes
associées (skew, jitter, duty cycle, delais d’insertion, controls, multiplexage) nécessite dorénavant de définir
des architectures optimisées d’horloges pour minimiser autant que possible la puissance dissipée.
Le but de ce stage est de proposer des architectures et guidelines pour minimiser la puissance dissipée dans
les arbres d’horloges (CTS). Pour cela les performances techniques actuelles d’optimisation seront analysées
et évaluées (calcul de puissance au niveau de tous les points des éléments des arbres d’horloges) en fonction
de l’implémentation et de la stratégie de control d’horloge.
Ces estimations seront ensuite comparées à des implémentations physiques sur silicium de produits existants
(OMAP). A partir des corrélations entre les puissances estimées (simulation) et extraites (silicium), de
nouvelles architectures devront être proposées pour améliorer les performances (structures des arbres
d’horloges et data flow associes, control des horloges « gated clock implémentation », définition de la
meilleure implémentation de contrôle des « data flow » (arrêt des horloges ou hold des data).
•
Horloge, « Gated clock », architecture, power, design, CTS
$
6/!
"!)!(" .7 "# !
")#+/%-# . 2 &6"6+!> # +60(".%")%
0( + 4 )E*# #*2%+> 6 #+*!"% ?H: !
+#$
# I
•
•
•
•
@
K
Dernière année de cycle ingénieur
G
G
)%".%+.
Ecole à dominante électronique
Ecole d’ingénieur (non universitaire)
1Q2004/2Q2004
G
•
L’utilisation de plus en plus nombreuse de périphériques au sein de systèmes complexes nécessite de
normaliser les interfaces du bus pour favoriser la ré-utilisation et l’emploi de périphériques développées par
des sociétés extérieures.
Le but de ce stage est de définir une interface OCP générique permettant de s’interfacer entre des cores de
périphériques et des structures de connexions (« backplan »).
Une spécification fonctionnelle puis une spécification d’intégration seront réalisées en vue du développement
de l’interface. Ce développement consistera en l’écriture d’un code VHDL et de test de vérification afin de
simuler et vérifier le bon fonctionnement de l’interface. Le développement de cette interface sera ensuite
valide avec un core de périphérique existant.
•
OCP, interface de bus, périphérique, VHDL, simulation
%
G!
&1$#,#$*(.#$
$!"&(/&#"#+%$0 +0( #
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
Analog/System Electrical Engineer (Electronics)
G
dès que possible
•
Stage orientated to a High-level Modelling of general purpose integer and fractional Analog PLL using Verilog,
Verilog-A, VHDL and VHDL-AMS languages. Beside the definition of the functionality of each block, the
trainee will focus at the modelling of non-idealities, intrinsic noise or interference signals.
Model accuracy of each block will be verified comparing simulation outputs of models versus transistor level
circuits.
The work will allow, in the future, to check easily and with no waste of time the coherence of block level specs
in order to match top level APLL performances.
The candidate should have basic knowledge of transistor level simulation (spice) and circuit design.
*0+(,#*#")(/ +%-)!
("%$
!"& % !
&*%' #$
)% *(. $%)(+)(
-(")+($)1#-(*0#" %)!
("
%". +# -%$
#+
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
Analog/System Electrical Engineer (Electronics)
G
dès que possible
•
The stage will be orientated to the analysis of various cancellation schemes allowing fractional spurs
reduction, focusing on Sigma-Delta modulator for APLL frequency synthesis. These kinds of techniques shape
the spectrum of error energy so that fractional synthesis error is pushed away from carrier.
Top-down design methodologies from high level modelisation (using Verilog, Verilog-A, VHDL, VHDL-AMS) to
transistor level design are topics.
The candidate should also have good knowledge of transistor level simulation (spice) and circuit design.
6,#$
(00#*#").7 " *(.E$#.#0(+)J
% (-!
# .%" $#-%.+#.#H # !
&" (+ * $%)!("I
•
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
G
#).# (".+!
,#+ (/)9%+#
microélectronique
ESINSA, ISIM
G
15-Feb-04
•
Un besoin émergent dans la validation des SoC (system on chip) est la nécessité de vérifier avant le Silicium
la possibilité de connecter un debugger et un émulateur software, et de vérifier que les fonctionnalités
permettant le développement software sont opérationnelles. Il s’agira donc de créer un testbench, ou modèle
logique pouvant simuler en VHDL sous Modelsim les accès debugger par port JTAG, et de vérifier la réponse
de l’ASIC. Il faudra, de manière associée, identifier les fonctionnalités clés de l’ASIC et les exercer grâce à un
ensemble de tests appropriés, que le stagiaire devra créer. L’ensemble de ce système de validation devra être
documenté et préparé pour une livraison à notre client. En ce sens, la pratique de l’anglais est obligatoire.
•
VHDL, C/C++, Modelsim, JTAG, Software debugger, assembleur C55x, assembleur ARM9 (et Esterel serait
un plus)
) .# .7 " *(. $# .# !
&" 0( + 0#+*#))+# $
# H)+%" !
)!
("'/% $)
)# )!"&I
•
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur)
G
G
Microélectronique
(préférence éventuelle) ESINSA
G
Janvier 04
•
Les « Systems On Chip » (SOC) devenant de plus en plus complexes et atteignant des fréquences de
fonctionnement de plus en plus élevées, la mise en place de structures pour tester le silicium en production
devient critique. Les techniques les plus innovantes comportent le test du silicium à très haute vitesse, ce qui
permet de détecter les défauts par un maximum de couverture, en un minimum de temps. La technique que
nous proposons d’évaluer s’appelle « transition fault testing . Afin de la rendre commercialement viable, il faut
intégrer un module design dans le SOC de notre client. Le stagiaire devra faire la synthèse des
développements autour de la transition fault testing dans TI, devra concevoir un module d’accélération et
prévoir la stratégie de son intégration par le client. Il travaillera sur un projet de modem digital, destiné à de
très gros volumes de production, en relation avec le client principal de TI dans ce secteur d’activité.
•
VHDL/Verilog, Modelsim, ATPG, Fastscan, architecture ARM et DSP, assembleur ARM et DSP, DPLL,
Anglais courant indispensable.
(/)9%+#@%$
!.%)!
("!"%: !
+#$
#
•
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur), DEA, DESS
Informatique, Microélectronique
ESINSA, ESSI, ISIM, ISEP
G
Janvier 04
G
G
•
During the recent years, Systems On a Chip (SoC) have grown in complexity at a pace which renders their
thorough validation a very challenging task. An example of a SoC would be a Digital Base Band (DBB) chip for
wireless mobile phones. In such a system, we can find a DSP for data intensive tasks, an MCU for control, on
chip memory and many specific functions for implementing the modem, screen control, external devices
interfaces, as well as specific mobile telephony standards, … One other possibility is the integration of the RF
(Radio Frequency) system in the complete SOC.
Among the validation solutions of SOCs is the development of functional tests and low level software to
assess functionality of the different blocks and IP cores in a system. Typically DSP and MCU code is written to
exercise and test functionality of the different parts in the system
However the RF integration is bringing new challenges to the “classical” all digital ASIC validations. The RF
system has to be validated within some performance limits tunable by software.
The target of this training is to develop low layer software to validate and measure the performance of the
complete SOC including the RF system. Assessment of the code coverage and efficiency will be needed.
The training will have the following objectives:
- Understanding the software and testcase environment architecture and identifying specific validation points in
a wireless SOC integrating the RF
- Development of the hardware drivers of the RF chip
- Coverage analysis assessment for functional testcases for the chip and on the RF module
Working on a real case study
•
DSP software, L0 Software, embedded software, VHDL/Verilog, Modelsim, C modelling, DSP architecture, RF
systems is a plus
!
5 (9#+*%"%&#*#")%9%+#"# !" 4 )#* (" 1!0
•
•
•
@
K
Bac + 5 (dernière année cycle ingénieur), DEA, DESS
G
(ex: école d’électronique … ) Microélectronique
Janvier 04
G
•
During the recent years, submicron technology has shown new features which was unkown so far and
Systems On a Chip (SoC) is requiring more and more dedicated logic for power management with regards to
increasing leakage of the transistor. In order to have acceptable level of power consumption, different technics
were investigated: one of them is voltage drop when mobile phone is in standby mode. However, the
complexity of SoC for digital baseBand used in mobile phone is becoming challenging and highlight weakness
in terms of validation methodolody.
ASICs should have good test coverage to target first functional silicon and key parameter for that is
enhancements of current validation methodology. The current methodology using simulator based event is not
supporting power management features and it is a key to fill this gap.
The target of this training is to develop new methodology for testing and validating power management blocks
in the 90nm technology and below.
The objectives for the training period are the following: - understand digital baseband architecture for GSM and
CDMA - Modify RTL and develop validation framework for power management testing - Proposal for new
methodology for submicron design and validation.
•
Transistor design, leakage, power management, VHDL AMS/Verilog, Modelsim.
"