Embedded Systems (EBS) Übung 1

Transcription

Eingebettete Systeme
(VAK 18.142)
Übung 1
me
ste
Sy
Inf
orm
ati
k
Tec
h
nis
ch
e
Prof. Dr.-Ing. D.P.F. Möller
SS 2005
Leitung: Prof. Dr.-Ing. D.P.F. Möller
Aufgabe 1.1

Was versteht man unter einem eingebetteten System?
Eingebettete Systeme sind wohl definierte Architekturen bezüglich der
Entscheidung, welche Systemteile besser in Hardware bzw. Software
realisierbar sind; sowohl in heterogenen Umgebungen, als auch in
mittleren bis kleinen Elektronik-Systemen für spezielle Anwendungen
entworfen.
Eingebettete Systeme führen dedizierte Funktionen innerhalb des
Gesamtsystems aus.
Aufgabe 1.1

Was versteht man unter einem eingebetteten System?
Eingebettete Systeme
sind
informationsverarbeitende Systeme
bestehend aus Hardware- und Softwarekomponenten, als integraler
Bestandteil komplexer mikroelektronischer bzw. mechatronischer
Systeme, die diese, meist interaktiv, steuern bzw. regeln.
Eingebettete Systeme sind häufig in größere, teilweise heterogene
Umgebungen eingefügt.
Aufgabe 1.2

Geben Sie Beispiele für eingebettete Systeme in den Bereichen
Automobiltechnik, Flugzeugtechnik, Automatisierungstechnik,
Medizintechnik, Konsumgüterbereich an.
Automobiltechnik:
ABS (Antiblockiersystem)
Adaptives Kurvenlicht
ESP (Elektronisches Stabilitätsprogramm)
Elektronisches Einspritzsystem
Navigationssystem
Infotainment
Tempomat
Fly by wire
Aufgabe 1.2

Flugzeugtechnik:
Autopilot
Künstlicher Horizont
Heckruderstabilisatoren
Flügeldynamik
Infotainment
Triebwerkkontrolle
Mechatronisches Monitoring
Aufgabe 1.2

Automatisierungstechnik:
Prozessregelung
Robotik
Sensor/Aktor Interface
Bluetooth
Busse: Profibus, DeviceNet, CANopen,Interbus
e-wire systems
Aufgabe 1.2

Medizin:
Überwachungssysteme (Monitoring)
Elektronische Gasdosierung
Glukosetester
Infusionspumpen
Respiratoren
Inkubatoren
EEG Systeme
EKG System
Aufgabe 1.2

Konsumgüter:
CCD Kamera
Mobiltelephon
Walkman
Disk drives,
TV set-top boxes,
VCR´s,
CD/DVD Systeme
Aufgabe 1.3

Geben Sie die Vorteile eingebetteter Systeme an.
Vorteile eingebetteter Systeme
• vielfältigere Anwendungen,
• höhere Systemkomplexität/Leistungsanforderungen,
• kürzere Time-to-Market in Entwicklung & Produktion,
• Senkung der Entwurfs- und Testkosten durch HW/SWPartitionierung, d.h. Aufteilung der Funktionalität in HWund SW-Komponenten
• Entwurf auf verschiedenen Entwurfsebenen:
# Algorithmische Ebene
# Register-Transfer-Ebene
# Logikebene
Aufgabe 1.4

Listen Sie die Hauptmerkmale eingebetteter Systeme auf und
vergleichen Sie diese mit anderen Rechnerarchitekturen.
Hauptmerkmale eingebetteter Systeme
•
Einzelfunktionalität → spezifische Funktion z.B. Pager
•
Responsivität → Realtime, Hard Realtime, d.h. Reaktionszeit auf
Anforderungen/Änderungen
•
Feste constraints → bezüglich Entwurfsmetrik; d.h. Beschreibung
der Implementierungseigenschaften (Features)
¾
Kosten
¾
Größe
¾
Performance
¾
Power
¾
etc.
Aufgabe 1.5

Was versteht man unter einer Entwurfsmetrik?
Entwurfsmetrik
Einheitliche Beschreibung des Entwurfs eingebetteter Systeme durch eine
Metrik, die den Erfüllungsgrad einer Zugehörigkeitsfunktion abbildet in der
allgemeinen Form der n-Tupel Notation z.B. als Tripelnotation
Aufgabe 1.6

Listen Sie mindestens drei Merkmale für die Entwurfsmetrik eingebetteter Systeme auf und erklären Sie ihre Bedeutung für den dreidimensionalen Entwurfsraum
Drei Merkmale für die Entwurfsmetrik
Aufgabe 1.7

Geben Sie eine Tripelnotation für Performance, Kosten und Echtzeitfähigkeit für den Entwurf eines eingebetteten Systems an, basierend
auf einem Mikroprozessor/Mikrocontroller, FLPD und einer HW-SWPartitionierung.
Tripelnotation C, P, R:
•
•
•
Mikroprozessor/Mikrocontroller
min E(ψ) = E(1,0,0)
d.h. Kostenfunktional optimal erfüllt, Performance und Realtime Anforderung nicht
FPLD-Architektur
min E(ψ) = E(0,1,1)
d.h. Kostenfunktional wird nicht Rechnung getragen, wohl aber Performance und
Realtime Verhalten
Hardware-Software-Partitionierung
min E(ψ) = E(1,1,1)
d.h. bei Hardware-Software-Partitionierung wird Architektur erzeugt welche der
eingeführten Metrik optimal genügt
Aufgabe 1.8

Was versteht man unter einem Marktfenster?
Marktfenster
Zeitspanne während der mit einem Produkt die größten Umsätze und
Erträge im Markt realisiert werden können
Aufgabe 1.9

Was versteht man unter NRE?
NRE: (Non-Recuring Engineering Cost):
Einmalige Entwicklungskosten des einbetteten Systems → nach
Abschluss der Entwicklung können beliebige Stückzahlen produziert
werden ohne das es zu zusätzlichen Entwicklungskosten kommt
Aufgabe 1.10
Geben Sie ein Beispiel für die Erlösschmälerung eines EBS an
welches ein Marktfenster von einem Jahr hat und 3 Monate zu spät
auf den Markt kommt (linearer Ansatz!)
Peak revenue
Revenues ($)

Peak revenue from
delayed entry
On-time
Market fall
Market rise
Delayed
D
On-time
entry
Delayed
entry
2W
W
Time
Aufgabe 1.10

Geben Sie ein Beispiel für die Erlösschmälerung eines EBS an
welches ein Marktfenster von einem Jahr hat und 3 Monate zu spät
auf den Markt kommt (linearer Ansatz!)
Beispiel Erlösschmälerung
Produktlebenszeit 1 Jahr (52 Wochen), d.h. 2W; maximaler Gewinn nach
H = 26
Verzögerung = 3 Monate = 12 Wochen → Prozentual Entgangener
Gewinn PEG (Percentage revenue loss = (D(3W-D)/2W2)*100%)
PEG → (12*(3*26 –12)/2*262) = 58%
Aufgabe 1.11

Welche Beziehung gilt für die Produktkosten in Abhängigkeit des
Volumens?
Produktkosten in Abhängigkeit des Volumens
Produktanteilige Kosten = Gesamtkosten / Stückzahl
= NRE Kosten / Stückzahl+Stückkosten

total cost = NRE cost + unit cost * # of units
per-product cost = total cost / # of units
= (NRE cost / # of units) + unit
cost
Aufgabe 1.12

Listen Sie die drei Schlüsseltechnologien für EBS auf. Beschreiben
Sie die Vor- und Nachteile der drei Schlüsseltechnologien.
Schlüsseltechnologien
Technologie A: Prozessor Technologie
Technologie B: IC Technologie
Technologie C: Entwurf Technologie
Aufgabe 1.13
Technologie A hat NRE Kosten von Є 2.000 und Stückkosten von Є 100
Technologie B hat NRE Kosten von Є 30.000 und Stückkosten von Є 30
Technologie C hat NRE Kosten von Є 100.000 und Stückkosten von Є 2
Daraus lassen sich die Gesamtkosten (Total Cost) über der Stückzahl (Number of
units) angeben wie folgt:
Gesamtkosten = NRE Kosten + Stückkosten * Stückzahl
Technologie A hat die geringsten Gesamtkosten bei kleinen Stückzahlen (1-400),
Technologie B hat die geringsten Gesamtkosten bei mittleren Stückzahlen (4002500),
Technologie C hat die geringsten Gesamtkosten bei großen Stückzahlen (>2500)
Aufgabe 1.14

Was versteht man unter einem Single-Purpose Prozessor (SPP)?
SPP
Digitales HW-System welches nur ein Programm ausführt;
Beispiel: Digitalkamera; alle Komponenten, bis auf den µC sind SPP
Controller
Datapath
Control
logic
index
total
State
register
+
Data
memory
Aufgabe 1.15

Was versteht man unter einem General-Purpose Prozessor (GPP)?
GPP
•
•
•
•
•
•
Digitaler Schaltkreis der eine Berechnung durchführt
Steuerwerk und Rechenwerk
Programmierbar
Time –to-Market kurz
Kosten auch bei kleinen Stückzahlen gering da Halbleiterhersteller
die NRE Kosten auf die gesamte Stückzahl verteilt
Flexibilität groß da nur Code geändert werden muss
Aufgabe 1.15

Was versteht man unter einem General-Purpose Prozessor (GPP)?
Controller
Datapath
Control
logic and
State register
Register
file
IR
PC
Program memory
Assembly code
for:
total = 0
for i =1 to …
General
ALU
Data
memory
Aufgabe 1.16

Was versteht man unter einem Application-Specific-Instruction-Set
Prozessor?
ASIP: programmierbarer Prozessorkern für bestimmte Klasse von Anwendungen, die sich durch gleiche Charakteristiken darstellen lassen, z.B.:
~Embedded Control (EC)
~DSP
~Telekommunikation
µC und DSP sind zwei typische Vertreter für ASIPs
•
µC: µP der für EC Anwendungen optimiert wurde
•
DSP: µP der für digitale Signalverarbeitung optimiert wurde,
repräsentiert durch spezielle Tasks wie
~Signalfilterung
~Transfomationen
d.h. rechenintensive mathematische Operationen
Aufgabe 1.17

Warum kostet ein General-Purpose Prozessor weniger als ein
Single-Purpose-Prozessor?

Geringere NRE wegen größerer Stückzahl
Aufgabe 1.18

Was versteht man unter einem DSP?
Für Signal Processing Anwendungen

Große Mengen digitalisierter Daten, häufig streaming
Daten Transformationen müssen schnell durchgeführt werden
Z.B. Cell-phone voice filter, Digital TV, Music synthesizer
DSP Eigenschaften

Mehrere Ausführungseinheiten für Instruktione
Multiple-accumulate single-cycle instruction, weitere Instruktionen
Effiziente Vektor Operationen – z.B. Addition von zwei Arrays

Vektor ALUs, Loop Puffer, etc.
Aufgabe 1.19

Was versteht man unter Harvard Architektur?
Prozessorarchitektur mit getrennten Daten- und Befehlsprozessor
Aufgabe 1.20

Was versteht man unter einem Mikrocontroller?
Mikrocontroller
Ein-Chip µP: für ereignisgesteuerte Echtzeit-Regelung technischer Prozesse eingesetzt. Häufig für EC eingesetzt die rauen Umwelteinflüssen
ausgesetzt sind
Repräsentiert Integration einer CPU mit Speicher und Peripherie auf
einem Chip
Vielzahl vom µC enthalten µP, der zuerst für General Purpose
Anwendungen entwickelt und später mit Veränderungen im Embedded
Bereich eingesetzt wurde.
Aufgabe 1.21

Was versteht man unter einem Mikroprozessor
Mikroprozessor
Mikro miniaturisierter universell programmierbarer Digitalrechner
Aufgabe 1.22

Was versteht man unter VHDL?
Entity
Schnittstellenbeschreibung (Parameter, I/O-Signale)
Architecture
Verhaltens- oder Strukturale Beschreibung
Configuration
Parametrisierung des Designs, Auswahl der Architektur und von Submodule
Package
'Include' für Typen, oft benötigte Funktionen, Konstanten, Komponenten
Aufgabe 1.23

Geben Sie ein Beispiel sowohl der a) VHDL-Verhaltensbeschreibung
als auch der b) VHDL-Strukturbeschreibung für ein NAND-Glied mit
zwei Eingängen und einem Ausgang für die ENTITY und die
ARCHTECTURE an.
ENTITY and_gate IS
PORT (a, b : IN Bit;
c : OUT Bit);
END and_gate;
ARCHITECTURE Verhalten OF and_gate IS
BEGIN
c <= a AND b ;
END Verhalten;
Aufgabe 1.23

Geben Sie ein Beispiel sowohl der a) VHDL-Verhaltensbeschreibung
als auch der b) VHDL-Strukturbeschreibung für ein NAND-Glied mit
zwei Eingängen und einem Ausgang für die ENTITY und die
ARCHTECTURE an.
ENTITY and_gate IS
PORT (a, b : IN Bit;
c : OUT Bit);
END and_gate;
ARCHITECTURE Verhalten OF and_gate IS
BEGIN
c <= a AND b ;
END Verhalten;
Aufgabe 1.24

Was versteht man unter einer CCD Kamera. Geben Sie den
komponentenbezogenen hardwaretechnischen Aufbau an.
Digital camera chip
CCD
A2D
CCD preprocessor
Pixel coprocessor
D2A
lens
JPEG codec
Microcontroller
Multiplier/Accum
DMA controller
Memory controller
Display ctrl
ISA bus interface
UART
LCD ctrl
Aufgabe 1.25

Was versteht man unter einem SPLD?
Simple PLD:

beinhalten programmierbaren Block

Logikblock 1. Ordnung

⇒ Ein- und Ausgänge als Anschlüsse nach außen geführt

Ausgänge rückkoppelbar

Anzahl der Standard-Gatterfunktionen beträgt 100 bis 500

über 20 bis 44 Anschlusspins belegbar

Intern finden sich UND (AND), ODER (OR), NICHT-UND (NAND),

NICHT-ODER (NOR) Verknüpfungsglieder, als einheitliche Struktur

Ausgänge häufig konfigurierbar ausgelegt, als Ausgangs Makrozellen

(Output Macro Cell).

Beispiele für SPLD sind:

PAL (PAL = Programmable Arrary Logic),

GAL (GAL = Generic Array Logic),

FPLA (Field Programmable Logic Array) Bausteine.
Aufgabe 1.26

Was versteht man unter einem CPLD?
CPLD (CPLD = Complex Segmented Block Device):

als interne Kopplung mehrerer SPLD (SPLD = Simple Programmable Logic
Device) betrachtet

⇒ enthalten Logikblöcke 2. Ordnung,

besitzen eine Blockstruktur wie beispielsweise GALs,

sind programmierbar, mit programmierbaren Verbindungen zwischen den

Blöcken.

Ausgänge der Blöcke nicht mehr als physikalische Anschlüsse verfügbar

Anzahl der Gatterfunktionen liegt bei 500 bis 5000.
Beispiele für CPLD sind:

MACH-Bausteine von Advanced Micro Devices (AMD),

pLSI10xx- und ispLSI10xx-Familie von Lattice,

MAX-Serie von Altera.
Aufgabe 1.27

Was versteht man unter einem FPGA?
FPGA (FPGA = Field Programmable Gate Array):

beinhalten Blockstruktur, aber viel feinere Granularität, in der Regel
als einfache Gatter bzw. Register Struktur,

zwischen Gattern sind dezentrale Verbindungen programmierbar, teilweise
unterschiedliche Geschwindigkeit und Zuordnung, sog. shortlines bzw. longlines,

Anschlusspins der Logikbausteine über spezielle I/O-Puffer heraus-geführt,

flexibles FPGA Konzept ermöglicht Herstellung von weit über 100.000
Gatterfunktionen pro Baustein.
Beispiele für FPGA findet man in der

Spartan FPFA-Familie von Xilinx.

So kann beispielsweise mit dem FPGA-Baustein XCS30XL von Xilinx, einem
Gatter-Baustein mit nur 30000 Gattern, ein PCI-Interface zum Preis von etwa 4
Euro realisiert werden.
Aufgabe 1.28

Was versteht man unter einem Logikblock 1. Ordnung?
Programmierbarer logischer Block 1. Ordnung
repräsentiert innerhalb programmierbarer Logikbausteine eine atomare Einheit,
so programmierbar, dass Signale zu- bzw. abschaltbar
sind,
Zuteilung bzw. Wegnahme von Verknüpfungs- bzw.
Verbindungsressourcen nicht möglich.
Aufgabe 1.29

Was versteht man unter einem Logikblock 2. Ordnung?
Logikblöcke 2. und höherer Ordnung aus veränderlichen Verbindungsressourcen zwischen Logikblöcken niedrigerer Ordnung ableitbar.
Aufgabe 1.30

Geben Sie die boolesche Notation für einen Adress-Dekoder an, der
ein RAM, EPROM, PPI und einen ADC ansteuern soll.
Aufgabe 1.30

Aufgabe 1.30
*IDENTIFICATION
*TYPE
GAL16V8;
*PINS
A6 = 1,
A7 = 2,
A8 = 3,
A9 = 4,
A10 = 5,
A11= 6,
A12 = 7,
A13 = 19,
A14 = 18,
A15 = 14,
/CSR = 16,
/CSE = 15;
/CSP = 14;
CSDA = 13;
Aufgabe 1.30

*BOOLEAN EQUATION
/CSR = /A13 * /A14 * /A15;
/CSE = /A14 * /A15;
/CSP = /A6 * /A7 * /A8 * /A9 * /A10 *
/A11 * /A12 * /A13 * /A14 * /A15;
CSDA = /A6 * /A7 * /A8 * /A9 * /A10 *
/A11 * /A12 * /A13 * /A14 * /A15;
*END
Aufgabe 1.30

Aufgabe 1.31

Was versteht man unter Jedec Format?
JEDEC-Format:
In diesem Format werden die Verbindungen der Logikmatrix des
GAL durch Einsen und Nullen dargestellt. Anhand dieser Bits
müssen die entsprechenden Bitmuster zur Programmierung erzeugt
werden. Aus der Jedec-Datei geht damit hervor, welche Sicherungen
in der Logikmatrix programmiert werden.
Eine 1 bedeutete, dass die Sicherung an der betreffenden Stelle
gelöscht wird, während bei einer 0 die Sicherung an der
betreffenden Stelle intakt bleibt.
Jedes einzelne Bit wird zusätzlich einer Fuse-Adresse zugeordnet.
Aufgabe 1.31
JEDEC-Format:
Standard für Datenausgabe eines Assembler- oder Compilersystems, d.h. Ausgabeformate Assembler-/Compilersystems einschließlich Fitter im JEDEC-Standard genormt, um reibungslose Kommunikation zwischen Entwicklungssoftware
und Programmiergerät zu gewährleisten.
JEDEC-Standard beinhaltet drei wesentliche Teile:
• binäres Ausgabeformat, vergleichbar mit Software-Compiler, beschreibt
zu löschende bzw. setzende Sicherung anhand Nummernschemata
• logische und physikalische Angaben zum Test des programmierten
Logikbausteins, wobei der Test in der Regel im Programmiergerät
durchgeführt wird,
• Formatangaben zur Kommunikation zwischen Entwicklungssystem und
Programmiergerät
Binärer Teil zur Programmierung in den Baustein, nur dann interpretierbar wenn
der Bausteintyp bekannt bzw. ausgewählt ist. Device-Kennung für automatische
Auswahl nicht verfügbar.
Aufgabe 1.31
JEDEC-Format:
⇒ JEDEC-Codeteile zum Test für Funktionssicherheit eines programmierten IC von Bedeutung, wobei Verifikation während des Programmiervorgangs lediglich den Vergleich zwischen programmierter und
gelesener Fuse beinhaltet;
⇒ Zusammenhang zur physikalischen Funktion eines Ausgangspins
unter bestimmten Bedingungen muss gesondert getestet werden.
⇒Test: Eingangssignalkombinationen mit Soll Ausgängen verglichen.
Hierzu werden vom Entwicklungssystem Testvektoren generiert, die
im Programmiergerät für Soll/Ist-Vergleich beim Test genutzt werden.
⇒ JEDEC-Format Standard 3A umfasst die Angaben der Testvektoren
und Zusätze wie Zugriffszeiten um Geschwindigkeiten einzubeziehen.
Aufgabe 1.32

Was versteht man unter ispLSI?

Im System programmierbarer hochintegrierter Logikschaltkreis
Aufgabe 1.33

I0
Beschreiben Sie die UND-ODER Matrix eines GAL.
I1
In
..
O1
UND-
MATRIX
&
..
&
ODER-
>1
..
MATRIX
..
&
programmierbar
fest
&
Om
>1
Aufgabe 1.34

Was versteht man unter Embedded Intelligence?
Intelligente ES
•
nehmen Umgebung über verschiedene sensorische Kanäle wahr,
•
agieren z.B. durch navigierende Bewegung,
•
wirken auf die Umgebung in die sie eingebettet sind ein,
•
kommunizieren mit anderen intelligenten Systemen innerhalb der komplexen
heterogenen System-Umgebung.
Von Bedeutung für die sensorischen, aktorischen und kommunikationsbezogenen Prozesse intelligenter eingebetteter Systeme sind multimodale Repräsentationen, d.h. das Zusammenwirken verschiedener
Modalitäten wie z.B. Tasten, Greifen, Sehen, Hören, Sprechen, etc.
Dies fußt auf intelligenten Systemen mit Sensorik-Aktorik- und
Kommunikationsfähigkeiten.
Aufgabe 1.35

Was versteht man unter Sensorfusion?

Ausreichend genaues und umfassendes geometrisches Abbild des gesamten
Fahrzeugumfelds oder von Teilen davon
Nutzbarkeit für die Anwendungen ACC, ANB, Pre-Crash, Lane-Change, LaneKeeping, Blind-Spot-Warning, autonomes Fahren.
Symbolische Interpretierbarkeit der erzeugten Umfeldrepräsen-tation bezüglich der
vorliegenden Verkehrssituation.
Nutzung unterschiedlicher Sensorik (Sichtfeld, Auflösung, Abtast-frequenz,
extrahierbare Merkmale, Abstraktionsebene, Filter, Zuverlässigkeit)
Komplementäre Fusion zur Erstellung eines umfassenden Abbilds.
Kompetitive (redundante) Fusion zur Erhöhung der Genauigkeit.
Robustheit gegenüber widersprüchlichen Sensordaten.
Funktionalität - soweit möglich - bereits mit wenigen „schlechten“ Sensoren
(modulare Struktur).

Aufgabe 1.36

Was versteht man unter Softcomputing?
Softcomputing

Neuronale Netze

MLP (Multi-Layer-Perceptron) mit Backpropagation
Etc.
Fuzzy Set Theorie
Aufgabe 1.37
Was versteht man unter einem neuronalen Netz?
lernende adaptive Systeme
z.B. Multi-Layer-Perzeptron,
Radiale Basisfunktionen
Überwachte Lernstrategien
Lernen mit geringen Datenmengen (Generalisierung)
Erlernen komplexen nichtlinearen Systemverhaltens
Nichtlineare Optimierung
Klassifikation unvollständigen Wissens
Aufgabe 1.38
Was versteht man unter Fuzzy Control?
Fuzzy Logik und Fuzzy Control
k
∑w
l=1
y(x) =
k
( k) ( k)
∑w
L(k): IF x1 is F1(k) AND...AND xn is Fn(k),
THEN y(k) = c0(k)+c1 ( k ) +...+cn(k)xn
x1
y
( k)