Capteur infrarouge CMOS à thermopiles comportant des

ISSN 1292-8062
Capteur infrarouge CMOS à thermopiles comportant
des fonctions de self-test
F. PARRAIN1, B. CHARLOT1, S. MIR1, B. COURTOIS1
1 - TIMA Laboratory, 46 avenue Félix Viallet, 38 000 Grenoble France
TIMA Laboratory,46 avenue Félix Viallet,
38 000 Grenoble, France
Capteur infrarouge CMOS à thermopiles
comportant des fonctions de self-test
Fabien PARRAIN – Benoît CHARLOT – Salvador MIR
Bernard COURTOIS
Laboratoire TIMA
46, avenue Félix Viallet
38031 Grenoble Cedex
[email protected]
RESUME. Dans cet article, nous présentons un capteur infrarouge réalisé à partir d'une
technologie CMOS standard pouvant être utilisé pour de multiples applications comme la
détection de surchauffe, la détection thermique de mouvements, la vision nocturne, ou encore,
le positionnement de satellites. Ce capteur se compose d'une matrice de pixels permettant la
mesure du flux infrarouge incident grâce à l'élévation de température d'une membrane
réalisée par un procédé de micro-usinage en volume, suspendue par quatre bras contenant
des thermocouples PolySi/Al. Des fonctions de self-test ont été implémentées en vue de la
validation après fabrication et de la maintenance, sans modification importante du pixel.
Dans ce prototype, chaque pixel occupe une surface de 200x200 µm2 avec une membrane de
90x90 µm2 (facteur de remplissage de 0.2) pour une sensibilité calculée de 138 V/W.
ABSTRACT. This paper describes a CMOS-compatible self-testable uncooled infrared (IR)
imager that can be used in multiple applications such as overheating detection, thermal
tracking, night vision, or even earth tracking for satellite positioning. The imager consists of
an array of thermal pixels that sense an incoming infrared radiation. Each pixel is
implemented as a front-side bulk micromachined membrane suspended over the bulk by four
arms, each arm containing a thermopile made of PolySi/Al thermocouples. This sensor has
pixel self-test functions that can be activated off-line in the field for validation and
maintenance purposes, with an on-chip test signal generation that requires only slight
modifications in the pixel design. In this prototype, each pixel occupies an area of 200x200
µm2, with a membrane size of 90x90 µm2 (fill factor of 0.2) giving a calculated responsivity of
138 V/W.
MOTS-CLES : capteur infrarouge, thermopile, micro-usinage en volume, self-test
KEY WORDS : infrared imager, thermopile, bulk micromachining, self-test
2
NMT Microcapteurs et microsystémes intégrés
1. Introduction
Les récents progrès des techniques microélectroniques permettent aujourd’hui la
fabrication de systèmes monolithiques comportant sur la même puce les composants
sensoriels ainsi que l’électronique de traitement numérique et analogique
(modulateurs, amplificateurs, filtres, convertisseurs …) [ITR 99]. Ce haut niveau
d’intégration permet la miniaturisation, la reproductibilité et une performance accrue
des systèmes tout en abaissant significativement les coûts de production. En contre
partie, cette évolution augmente considérablement le besoin d’inclure des fonctions
de self-test. Ces fonctions, qui sont intégrées lors de la conception du système,
permettent de vérifier le bon fonctionnement et le bon niveau de performances du
capteur.
Dans la plupart des applications, la partie microsystème est utilisée comme
capteur transduisant le phénomène physique à capter en signaux électriques, les
fonctions de self-test permettant de vérifier si les données recueillies sont correctes.
La phase de self-test doit pouvoir s’effectuer à différents moments du cycle de vie
de la puce, non seulement après sa fabrication, mais également durant son utilisation
(maintenance) ou encore avant une mesure critique.
Des techniques de self-test ont déjà été utilisées avec succès dans le cas
de microsystèmes commerciaux comme l’accéléromètre pour airbag [TER 89]. Dans
ce cas, le bon fonctionnement du système est vital et les accès périodiques en vue de
vérifications extrêmement difficiles et coûteux. En ce qui concerne ce microsystème,
l'architecture permettait d’imposer une force électrostatique à la masse mobile qui le
composait, donnant ainsi la possibilité de conclure sur le bon fonctionnement de
celui-ci suivant les déplacements mesurés [TER 89] [ZIM 95].
Dans cet article, nous présentons un capteur infrarouge réalisé à partir d'une
technologie CMOS standard (Austria Mikro Systeme CMOS 0.6 µm CUP) pouvant
être utilisé pour de multiples applications comme la détection de surchauffe, la
capture thermique de mouvements, la vision nocturne, ou encore, le positionnement
de satellites. Ce prototype est composé d’une matrice de 8x8 pixels contenant des
fonctions de self-test permettant de les calibrer et d’auto-tester leur fonctionnalité à
différents moments. Ceci est rendu possible grâce à la génération de stimuli de test
in situ simulant un flux infrarouge incident sans avoir besoin de sources externes et
d’optiques associées. Notons que ce capteur n’a en aucun cas le besoin d’être
refroidi.
2. Capteurs infrarouges intégrés : état de l’art
Traditionnellement, les capteurs infrarouge à semi-conducteurs utilisent des
jonctions de type InSb ou HgCdTe à faible largeur de bande où l’énergie d’un
Capteur infrarouge CMOS à thermopiles
3
photon IR est directement convertie en signal électrique. Cette solution présente de
nombreux avantages comme une grande sensibilité, une forte intégration ou un
temps de réponse très court mais ces capteurs imposent l’utilisation d’un système de
refroidissement (modules Peltier) afin d’éviter la génération de porteurs induits
thermiquement. La nécessité d’un tel équipement limite l’usage de ce type de
capteurs dans le cas de nombreuses utilisations commerciales principalement du fait
de l’augmentation importante du prix de fabrication.
Les récentes technologies microsystèmes comme le micro-usinage en volume ou
en surface permettent d’entrevoir le développement de capteurs infrarouges non
refroidis grâce à l’exploitation des phénomènes phoniques. La mesure du flux
infrarouge incident se fait alors par l’intermédiaire de la mesure de la chaleur induite
dans une structure isolée thermiquement du reste du système.
Différentes techniques sont exploitées afin de déterminer la génération de
chaleur induite par le flux infrarouge incident. Les bolomètres exploitent la variation
de résistance électrique d’un corps avec la température [MAR 96] [AMI96]
[STE 98] alors que d’autres systèmes mettent à profit la variation de capacité
électrique dans des matériaux pyroélectriques ou dans des structures déformées sous
l’effet de bras bimétalliques [SAR 00]. Beaucoup de capteurs matriciels utilisent une
matrice de bolomètres placée sur une membrane suspendue, permettant d’obtenir
une très bonne sensibilité et une forte intégrabilité mais ces systèmes souffrent de
non linéarités et d’une dépendance à la température absolue de l’équipement. Afin
de pallier à ce défaut, deux bolomètres sont souvent utilisés en configuration de pont
(l'un subissant le rayonnement infrarouge et pas l’autre) pour supprimer la
dépendance envers la température absolue du système.
Une autre solution repose sur l’exploitation de l’effet Seebeck en utilisant des
thermocouples. Un thermocouple est un circuit formé de deux matériaux ayant des
coefficients Seebeck différents entre les jonctions desquels (les jonctions froide et
chaude) il existe un gradient de température qui se traduit par l'apparition d'une
différence de potentiel (figure 1).
Afin d'augmenter la sensibilité, les thermocouples peuvent être disposés en série
pour former des thermopiles. Les avantages des thermopiles sont nombreux. Nous
pouvons citer, par exemple, une grande linéarité, l'absence totale de tension
résiduelle (offset) et l'indépendance par rapport à la température absolue du système
qui est généralement prise comme température de référence pour les jonctions
froides des thermocouples. Généralement, les thermocouples utilisés à l'heure
actuelle sont formés par les couples Al/Si ou Al/PolySi présentant certes de bons
coefficients Seebeck mais induisant du bruit thermique (bruit dit Johnson) du fait de
leur résistivité électrique et une perte de sensibilité à cause de leur grande
conductibilité thermique.
4
NMT Microcapteurs et microsystémes intégrés
Figure 1. Exploitation de l'effet Seebeck grâce à l'utilisation d'un thermocouple
Finalement, citons une dernière solution peu utilisée dans le domaine des
capteurs infrarouges microsystèmes qui est basée sur l'exploitation de la variation de
la charge électrique dans une capacité comportant un diélectrique pyroélectrique.
Avec cette approche, le principal désavantage vient du fait qu'il faut moduler le flux
infrarouge incident par un moyen mécanique afin d'induire une variation de capacité
électrique (due aux changements de polarisation électrique du matériau
pyroélectrique sous l'effet des changements de température) et donc une variation de
charge électrique pouvant être mesurée.
3. Pixel infrarouge comportant des fonctions de self-test
3.1. Description du pixel
Les pixels infrarouges constituant le capteur seront composés d'une membrane
formée des différentes couches résultantes du process CMOS utilisé. La structure
sera suspendue au dessus du substrat de silicium par quatre bras longs et fins
contenant les thermocouples. L'ensemble sera réalisé par un procédé de microusinage en volume (gravure anisotropique au TMAH, voir figures 2 et 3).
La faible conductivité thermique des bras de suspension, qui maintiennent la
structure, est utilisée pour mesurer le flux infrarouge reçu par l'intermédiaire de
l'échauffement que la membrane subit. Chaque bras de suspension contient trois
thermocouples Al/PolySi (PolySilicium dopé N) dont la jonction froide est placée
sur le substrat de silicium (considéré comme puits thermique à température
ambiante) et la jonction chaude sur la membrane. Ces thermocouples sont tels que
les lignes de silicium polycristallin soient les plus larges possibles et les lignes
d'aluminium les plus fines possibles afin d'augmenter la résistance thermique et
réduire la résistance électrique (réduction du bruit thermique Johnson). Dans la
Capteur infrarouge CMOS à thermopiles
5
technologie CMOS utilisée, le coefficient Seebeck du couple Al/PolySi est de l'ordre
de 248 µV/K. Cette valeur importante laisse espérer pour ce pixel une bonne
sensibilité, dans la mesure où le capteur est placé dans un boîtier sous vide afin
d'éviter les pertes par convection qui pourront être conséquentes vu les surfaces de
contact mises en jeu.
Figure 2. Détail du pixel réalisé par micro-usinage en volume (angles laissés à 90°)
Figure 3. Réalisation du pixel par micro-usinage en volume par attaque
anisotropique au TMAH en phase liquide
Lors de la conception du pixel, un soin particulier a été apporté pour éviter la
présence de tout angle droit dans la géométrie de la structure suspendue. En effet, un
angle droit favoriserait l'apparition d'amorces de ruptures mécaniques conduisant à
6
NMT Microcapteurs et microsystémes intégrés
la destruction du pixel à la suite d'utilisations dans un environnement subissant de
fortes vibrations ou accélérations (chocs par exemple).
Afin d'augmenter au maximum l'absorption du flux infrarouge dans la membrane
et donc la sensibilité du système, celle-ci contiendra des motifs réalisés avec le
premier niveau métallique (figure 4). Ces motifs d'aluminium (des croix afin de
respecter les règles de dessin) serviront de miroirs permettant d'allonger le chemin
optique des rayons incidents à travers les couches d'oxyde (oxydes intermétalliques)
et la passivation (la passivation formée de nitrure de silicium censé absorber la
majorité des infrarouges [SCH 95]). De plus, du fait de la faible résistivité thermique
de l'aluminium, ces motifs permettront d'accentuer le caractère isotherme de la
membrane et donc de concentrer le gradient de température exclusivement dans les
bras de suspension où se trouve la thermopile.
Figure 4. Augmentation du chemin optique du rayonnement infrarouge dans la
membrane par l'ajout de motifs métalliques réalisés dans le premier niveau
d’aluminium (Met1)
3.2 Dimensions du pixel, facteur de remplissage
La membrane, qui constitue la surface active du pixel infrarouge, a une
dimension de 90x90 µm2 et est supportée par quatre bras de 130 µm de long sur 15
µm de large. Les parties suspendues (membrane et bras) issues du process CMOS
utilisé présentent une épaisseur uniforme (de l'ordre de 4.7 µm) sur toute la surface
de la structure du fait que la technologie utilisée (Austria Mikro Systeme CMOS 0.6
µm CUP) est planarisée. Une grande surface de silicium est laissée libre sur les
bords de la cavité afin de pallier tout risque d'endommagement de l'électronique dû à
la propagation de la gravure TMAH sous les couches actives (phénomène d'under
etching). Cette précaution augmente considérablement la surface du pixel (200x200
µm2) en faisant chuter le facteur de remplissage à 0.2 qui se trouve être une valeur
faible pour ce genre de capteur. Notons qu'en limitant cet excès de prudence, il est
tout à fait possible de réaliser un pixel avec une taille de l'ordre de 150x150 µm2 qui
présenterait alors un facteur de remplissage multiplié par deux (0.4).
Capteur infrarouge CMOS à thermopiles
7
3.2. Implémentation des fonctions de self-test
Dans le but d'implémenter des fonctions de self-test au capteur, le flux infrarouge
incident doit pouvoir être émulé durant la phase de test et ce le plus vite possible,
d'une manière électrique au niveau du pixel sans l'intervention d'équipements
spéciaux. Le problème consiste à trouver un moyen de générer le stimulus physique
approprié sans modification de la technologie CMOS standard utilisée ou par l'ajout
de couches post-process.
Le système retenu consiste à placer une résistance de chauffe (résistance réalisée
en PolySi hautement résistif ayant une valeur de 30 kΩ) au centre de la membrane
avec ses connexions passant le long de deux bras de suspension. Cette résistance
chauffe la membrane durant la phase de self-test (suivant un signal externe test)
simulant l'échauffement dû à un flux infrarouge incident, ce qui provoque
l'apparition d'un signal électrique caractéristique aux bornes de la thermopile.
L'échauffement, dû normalement au flux infrarouge durant le fonctionnement
normal du capteur, est alors généré électriquement durant la phase de self-test.
Notons que la tension d'alimentation de la résistance de chauffe (vchauffe) est fixée
extérieurement à la puce permettant ainsi de régler la puissance du flux infrarouge
émulé durant la phase de self-test.
Durant le mode de fonctionnement normal du capteur, le flux infrarouge
provoque une génération de chaleur uniforme sur toute la surface de la membrane
alors qu'en mode de self-test, la résistance ne chauffe celle-ci que localement (au
centre). Dans la première configuration la membrane pourra donc être considérée
isotherme alors qu'il apparaîtra un gradient de température du centre vers l'extérieur
dans le deuxième cas (voir chapitre suivant). Cependant, pour une même puissance
injectée, le signal délivré par la thermopile sera le même (tout au moins en
amplitude durant le régime statique) car en effet, en négligeant le phénomène de
convection (vide), les quatre bras de suspension subiront exactement le même flux
de chaleur provoquant le même gradient de température au sein des thermocouples
et donc la même génération de tension.
La génération d'un stimulus de test au sein du pixel permettra, en contrôlant le
signal délivré par la thermopile (amplitude et temps de montée), la détection de
différents défauts comme une gravure insuffisante (structures non libérées)
[CHA 99b], des bras de suspension cassés, des courts-circuits ou encore une
éventuelle contamination de la membrane par des particules. En plus des défauts
propres au pixel, ce système permettra de contrôler le bon fonctionnement de
l'électronique de traitement associée ainsi que les caractéristiques des thermocouples
(calibration).
Notons que durant la phase de test, le stimulus généré par la résistance de
chauffe se superposera au signal attribuable au flux infrarouge incident sans que cela
8
NMT Microcapteurs et microsystémes intégrés
soit gênant dans la mesure où ce dernier est connu et peut être considéré comme
quasi statique.
3.3. Electronique associée à chaque pixel
Une large bande de silicium est disponible sur les bords de la cavité micro-usinée
permettant d'inclure au sein de chaque pixel la logique de contrôle qui sera utilisée
pour l'adressage du pixel ainsi que pour l'activation du mode de self-test (figure 5).
Figure 5. Détail de l'électronique associée à chaque pixel
L'adressage de chaque pixel se fera en mode ligne/colonne suivant deux signaux
en logique inverse xligne et xcolonne en entrée d'une porte NOR pilotant deux
transistors NMOS qui commuteront le signal de la thermopile (thermopile+/-) vers
l'électronique de traitement (amplification). La résistance de chauffe utilisée durant
le mode de self-test sera alimentée par l'intermédiaire d'un transistor PMOS
commandé par une porte NAND de telle sorte que l'injection de chaleur se fera
seulement si le pixel est actif (xligne et xcolonne à l'état bas) et si le signal test est à
l'état haut. Donc, durant le mode de self-test, seule la résistance de chauffe du pixel
actif est alimentée limitant une consommation excessive du circuit.
Le transistor PMOS utilisé pour commander la résistance de chauffe sera de
grande taille (grande largeur de grille) afin de présenter une caractéristique constante
(résistance en mode passant) dans tous les pixels de la matrice. Notons qu’en mode
passant (mode de self-test), la résistance électrique série introduite par ce transistor
sera négligeable en comparaison de celle de la résistance de chauffe (30 kΩ).
Capteur infrarouge CMOS à thermopiles
9
3.4 Premiers prototypes du pixel infrarouge réalisés
Afin de tester l’étape de gravure TMAH puis de mesurer le rendement optique
obtenu, des prototypes du pixel infrarouge ont été réalisés en utilisant la technologie
AMS CMOS 0.8 µm CYE qui se trouve être très semblable à la technologie 0.6 µm
CUP. Des photographies réalisées au microscope électronique montrant les
prototypes sont visibles sur la figure 6.
Figure 6. Photographies MEB des premiers prototypes du pixel infrarouge. Ces
structures ont été réalisées en utilisant une technologie AMS CMOS 0.8 µm par le
biais du service CMP du laboratoire TIMA.
Les tests optiques sur ces structures sont en cours mais nous pouvons déjà
conclure sur le résultat de l’étape de gravure qui s’est bien déroulée (la membrane et
les bras de suspension sont bien libérés).
4. Simulation du pixel infrarouge
Le pixel a été simulé de plusieurs manières différentes correspondant à différents
niveaux d'abstraction. Il a été simulé au niveau physique grâce à des modèles FEM
(FEM pour Finite Element Modeling) sous ANSYS 5.6 et au niveau comportemental
grâce à des modèles nodaux équivalents électriques sous Spectre (simulateur
électrique sous Cadence). Finalement, un modèle comportemental de haut niveau
d’abstraction a été programmé en langage VerilogA permettant de simuler
l'ensemble du circuit avec l'électronique de traitement.
4.1. Simulations par la méthode des éléments finis (FEM) sous ANSYS 5.6
Nous avons utilisé le logiciel ANSYS 5.6 pour simuler le comportement du pixel
dans différentes gammes d'énergie. En effet, des simulations thermiques (statiques et
10 NMT Microcapteurs et microsystémes intégrés
dynamiques) ont été menées pour extraire la sensibilité du système et ses constantes
de temps, ainsi que des simulations mécaniques pour éprouver la résistance de la
structure aux chocs et vibrations.
Figure 7. Détail du maillage du modèle simplifié utilisé pour les simulations FEM
Dans le cas des simulations thermiques, afin de limiter au maximum les temps de
calculs, nous simplifierons le modèle en ne tenant pas compte des arrondis (figure 7)
et en utilisant le principe des couches équivalentes. Ce principe consiste à utiliser
deux matériaux équivalents, un pour la membrane et un pour les bras des
suspension, possédant les caractères thermiques moyens (conductivité et capacité
thermique) des entités dont ils sont censés être le constituant. Le calcul des
caractéristiques thermiques de ces matériaux fictifs revient à effectuer une moyenne
de celles des éléments constituant l'entité en question (bras ou membrane) pondérée
par leur volume comme ci-dessous.
∑ C .v
=
∑v
i
C eq
i
i
i
i
∑ k .v
=
∑v
i
k eq
i
i
i
i
Où Ceq (J.K-1.m-3) est la capacité thermique du matériau équivalent, Ci celle des
matériaux constituant l'entité à simplifier et vi le volume des différents éléments. De
même pour keq (W.K-1.m-1) qui est la conductivité thermique du matériaux
équivalent.
Capteur infrarouge CMOS à thermopiles 11
Figure 8. Simulations statiques du pixel en mode d'acquisition (a) et en mode selftest (b) pour une injection de chaleur fixée à 10 µW.
Figure 9. Répartition de la température sur la diagonale de la membrane pour une
injection de chaleur de 10 µW. Notez qu’aux points chauds des thermocouples
(extrémités des courbes), la différence de température est la même pour les deux
modes de fonctionnement.
Pour toutes les simulations, en mode d'acquisition d'images ou en mode de
self-test, l'injection de chaleur sera de même valeur (10 µW) avec un rendement
optique considéré comme parfait (valeur unité). La convection ne sera pas prise en
compte du fait de la mise en boîtier plausible du capteur sous vide. Les simulations
statiques montrent comme prévu des cartographies thermiques différentes (figure 8)
pour les deux modes de fonctionnement qui présentent des températures d'égales
12 NMT Microcapteurs et microsystémes intégrés
valeurs (variation de 0.01 %, voir figure 9) aux points chauds des thermocouple qui
délivrent donc un même signal de sortie.
Figure 10. Simulations transitoires du pixel montrant l’évolution de la température
au centre de la membrane et aux points chauds des thermocouples durant un cycle
injection de chaleur/refroidissement.
Ces simulations mettent en évidence une élévation de température d'environ
0.465° entre les points chauds et les points froids des thermocouples qui correspond
à une tension de sortie de la thermopile (douze thermocouples en série) d'environ
1.38 mV et donc une sensibilité globale du pixel de l’ordre de 138 V/W.
Les simulations transitoires ont été effectuées en appliquant une injection de
chaleur durant un temps déterminé (50 ms), suivie d’une phase de refroidissement.
Les résultats de ces simulations sont visibles sur la figure 10.
Là aussi, ces simulations mettent en évidence la même réponse thermique du
pixel au niveau des thermocouples que cela soit en mode de fonctionnement normal
ou en mode de self-test. A partir de ces courbes, nous pouvons extraire la constante
Capteur infrarouge CMOS à thermopiles 13
de temps du pixel (temps de montée à 63.2 % de la valeur stationnaire) qui se trouve
être de l’ordre de 5.65 ms pour les deux modes de fonctionnement.
Connaissant la constante de temps du pixel, en estimant que le régime
stationnaire est atteint après une durée trois fois supérieure (95 % du régime
stationnaire), nous pouvons estimer la durée totale d'une phase de self-test du
capteur (8x8 pixels) qui sera alors de l'ordre de la seconde.
Les simulations mécaniques montrent une fréquence de mode fondamental de
l’ordre de 210 kHz et une résistance mécanique jusqu’à des accélération de plus de
150 milles fois l’accélération terrestre (accélérations normales à la surface du pixel).
Ces chiffres laissent espérer un bon comportement mécanique du pixel dans toutes
les configurations de fonctionnement du capteur.
4.2. Simulations nodales
Le principe de la simulation nodale consiste à transposer le système à simuler du
domaine thermique au domaine électrique en utilisant des éléments équivalents
(bras, membranes) formés simplement de composants passifs comme des résistances
et des capacités (figure 11) [CHA 99a]. L'avantage d'une telle approche est que le
modèle généré peut être simulé grâce à un simulateur électrique de manière simple
et rapide avec l'électronique de traitement associée (logique, modulateur,
amplificateurs …).
Dans notre cas, nous nous sommes servis pour former le système de deux
éléments de base qui correspondront aux bras et à la membrane. Suivant le réalisme
souhaité, les bras et la membrane pourront être formés de plusieurs de ces éléments
de base mais, en contre partie, cela augmentera les temps de calcul. Dans le cas de
notre pixel, la membrane sera formée de 3x3 éléments alors que les bras n'en
contiendront qu'un seul.
Dans cette approche, l'équivalent électrique de la température sera la tension et
celui du flux de chaleur, l'intensité. Ainsi, la génération de chaleur sera réalisée
grâce à des générateurs de courant présents au sein des éléments formant la
membrane. Dans le cas de notre membrane, formée de 3x3 éléments, pour une
simulation correspondant au mode de fonctionnement normal, chaque générateur
fournira une intensité i=P/9. Dans le mode de self-test, seul le générateur de courant
de l'élément central sera actif tel que i=P simulant l'effet local de la résistance de
chauffe.
Les simulations nodales ont été réalisées avec Spectre dans un environnement
Cadence. Les résultats ne montrent aucune différence significative avec les
14 NMT Microcapteurs et microsystémes intégrés
simulations réalisées sous ANSYS, qu'elles soient statiques ou transitoires, prouvant
ainsi leur validité mutuelle.
Figure 11. Modèle nodal du pixel avec différents équivalents électriques
4.3. Modèle comportemental du pixel de haut niveau d’abstraction en VerilogA
Le simulateur électrique analogique Spectre sous Cadence permet de réaliser des
modèles comportementaux mixtes de haut niveau d’abstraction en utilisant le
langage VerilogA (langage HDL). Ce langage de programmation permet non
seulement de décrire le comportement de composants dans le domaine électrique
mais également (entre autres), dans les domaines mécanique ou thermique. La
caractéristique pluridisciplinaire de ce langage, sera mise à profit pour réaliser un
modèle du pixel thermique/électrique permettant de simuler le plus rapidement
possible l'ensemble du capteur avec l'électronique.
Le modèle réalisé simulera le comportement statique et transitoire du capteur en
utilisant une description de premier ordre, faisant intervenir la capacité thermique
totale de la membrane et la conductivité des bras de suspension (la capacité
thermique des bras est négligée). En plus de simuler le comportement thermique du
pixel, le modèle simulera le comportement de la thermopile associée en tenant
compte de sa résistance interne.
Comme dans le cas du modèle nodal, la génération de chaleur (générée par le
flux infrarouge ou la résistance de self-test) se fera par l'intermédiaire d'un port
Capteur infrarouge CMOS à thermopiles 15
d'entrée par l'injection d'un courant électrique. Le signal de sortie de ce modèle
simplifié ne montrent aucune différence significative par rapport aux simulations
FEM et nodales.
4.4. Caractéristiques globales du pixel
Grâce aux simulations effectuées, notamment celles réalisées sous ANSYS, il est
possible d'extraire les différentes caractéristiques du pixel qui sont résumées dans le
tableau 1. Dans ce tableau, sont données certaines valeurs (NEP, D*) faisant
intervenir le bruit électrique généré au sein de la thermopile, bruit qui sera
simplement considéré d'origine thermique (bruit Johnson).
Taille globale du pixel
Taille de la membrane
Facteur de remplissage
Longueur des bras de suspension
Largeur des bras de suspension
Epaisseur membrane/bras
Capacité thermique moyenne de la membrane
Conductivité thermique moyenne de la membrane
Capacité thermique moyenne des bras
Conductivité thermique moyenne des bras
Capacité thermique totale de la membrane
Conductivité thermique globale du pixel
Coefficient Seebeck Al/PolySi
Résistance électrique de la thermopile
Sensibilité du pixel (Responsivity S)
Constante de temps
NEP (Noise (Johnson) Equivalent Power)
D* (Detectivity)
200x200 µm2
90x90 µm2
0.2
130 µm
10 µm
4.7 µm
2.02x106 J.m-3.K-1
4.19 W.m-1.K-1
2.03x106 J.m-3.K-1
15.6 W.m-1.K-1
7.67x10-8 J.K-1
22.6x10-6 W.K-1
248x10-6 V.K-1
36.8 kΩ
138 V.W-1
5.65 ms
1.79x10-10 W.Hz-1/2
5.03x107 cm.W-1.Hz1/2
Tableau 1. Caractéristiques du pixel calculées à partir des résultats des différentes
simulations réalisées
Il peut être intéressant dans cet exposé de redéfinir certaines valeurs couramment
utilisées dans le domaine des capteurs optiques. La valeur notée NEP (Noise
Equivalent Power) représente la puissance devant être reçue par le pixel pour obtenir
un signal de sortie équivalent au bruit généré par la thermopile. Elle est définie
comme ci-dessous :
16 NMT Microcapteurs et microsystémes intégrés
NEP =
Vn
R
Où NEP est exprimée en W.Hz-1/2, le niveau de bruit Vn en V.Hz-1/2 et la sensibilité
R en V.W-1. La deuxième valeur notée D* est l'équivalent de la valeur NEP
normalisée pour un capteur ayant une surface active de 1 cm2 et pour une bande
passante électrique unité.
D* =
A
NEP
Où D* est exprimée en cm.W-1.Hz1/2, la surface active du capteur A (la membrane
dans notre cas) en cm2.
5. Electronique de traitement associée
En plus de l'électronique numérique permettant l'adressage successif des 8x8
pixels, le prototype réalisé comportera une partie analogique réalisant l'amplification
du signal issu des thermopiles.
5.1. Electronique d'adressage du pixel
L’adressage des pixels se fera en mode ligne/colonne par le biais d’un accès
séquentiel cadencé par un signal d’horloge qui sera imposé de l’extérieur de la puce
(signal d’horloge indépendant de celui de l’électronique d’amplification). Le
prototype réalisé comportera deux modes d’acquisition différents, un continu, et un
autre de type image par image suivant un signal de commande donné. Ce dernier
mode permettra d’activer le capteur que lorsque cela est nécessaire limitant la
consommation globale du système.
L’électronique numérique permettant l’adressage des pixels sera composée par
deux registres à décalage constitués de bascules D. Le premier registre servira à
l’adressage en x (colonne) alors que le deuxième servira à l’adressage en y (ligne).
5.2 Electronique d’amplification du signal
Comme nous l’avons vu précédemment, pour un flux infrarouge incident de
10 µW, la réponse du pixel sera de l’ordre de 1.4 mV mais en mode de
fonctionnement normal, l’électronique de traitement analogique devra amplifier des
tensions pouvant être bien en dessous du millivolt. Ce faible niveau de signal
Capteur infrarouge CMOS à thermopiles 17
nécessite l’utilisation d’une amplification présentant un fort gain (64 dB dans notre
cas), un faible niveau de bruit et une très faible tension de décalage en entrée
(tension d’offset).
Dans ce but, nous utiliserons une électronique présentant deux étapes
d’amplification à double échantillonnage corrélé. Cette architecture permet
d’annuler les tensions de décalage des amplificateurs opérationnels utilisés tout en
atténuant le bruit en 1/f (bruit Flicker qui est dû aux transistors MOS) par une
modulation du signal d’entrée. Cette modulation sera réalisée en inversant le signal
d'entrée suivant un signal d'horloge donné. Cette approche revient à moduler la
tension de sortie de la thermopile du pixel par un signal carré ayant une amplitude
comprise entre 1 et –1 (figure 12).
Figure 12. Principe de la modulation du signal d’entrée s(t) par un signal carré
m(t) afin de décaler le spectre vers de plus hautes fréquences (signal y(t))
La modulation permet de décaler le spectre du signal d’entrée, pouvant être
considéré comme statique (f=0), vers de plus hautes fréquences où le niveau de bruit
de l’électronique est plus faible (figure 12). En effet, le bruit électrique d’un
transistor MOS (canal N ou P) est dû principalement aux piégeages et aux
libérations intempestives des porteurs du canal par les défauts présents au niveau de
la jonction entre le semi-conducteur et l’oxyde de grille [JOH 97] [GRE 86]. Cette
source de bruit (bruit Flicker) est inversement proportionnelle à la fréquence du
signal et à la surface de la grille du transistor. En première approximation, le bruit
Flicker peut être modélisé comme une source de bruit en tension disposée en série
sur la grille du transistor tel que ci-dessous (notons que le transistor est considéré en
mode saturé) :
18 NMT Microcapteurs et microsystémes intégrés
Où Vn est le niveau de bruit en V.Hz-1/2, W et L les dimensions du transistor, Cox la
capacité de la grille par unité de surface et K le facteur de gain en A.V-2.
Figure 13. Détail de la chaîne d'amplification avec le schéma électrique des
différents éléments du pixel au démodulateur final
Capteur infrarouge CMOS à thermopiles 19
Une fois le signal de la thermopile modulé (suivant une fréquence comprise entre
10 kHz et 100 kHz), ce signal sera amplifié par le biais de deux étapes consécutives
(gain total de 1600 soit 64 dB) avant d’être démodulé et mis à disposition sur un plot
de sortie. Le détail de la chaîne d’amplification est explicitée sur la figure 13.
Tous les éléments de la chaîne d'amplification seront pilotés suivant deux phases
d'horloge non recouvrantes nommées phi1 et phi2. Ces deux phases, ainsi que leurs
signaux complémentaires, seront générés à l'intérieur de la puce suivant un signal
d'horloge clk imposé de l'extérieur (figure 14).
Figure 14. Schéma du circuit permettant de générer les phases non recouvrantes
phi1 et phi2. Le délai entre les deux phases dépend du nombre d'inverseurs utilisés.
Le premier élément présent dans la chaîne d’amplification est le modulateur. Ce
modulateur inversera le signal d'entrée en commutant successivement les bornes
négative et positive de la thermopile à la masse (masse analogique fixée à une
tension égale à Vdd/2) ou à l'entrée de la première étape d'amplification suivant les
phases phi1 et phi2. Cette commutation sera assurée par des transistors NMOS de
taille minimum du fait des intensités électriques quasi nulles mises en jeu
(commutations de tensions et non de courants).
L'amplification proprement dite sera assurée par deux étapes identiques mises à
la suite. Ces deux étapes se composent principalement d'un amplificateur
opérationnel monté en mode amplificateur non inverseur à boucle de contre réaction
résistive. Pour les deux phases phi1 et phi2, la tension à la sortie de l'amplificateur
opérationnel notée VAO peut être exprimée comme ci-dessous en fonction de la
tension V+ (tension à la borne positive de l’amplificateur opérationnel) :
VAO =
R + 20.R
.(V + + Voff )
R
Où Voff (±10 mV maximum) est la tension de décalage en entrée de l'amplificateur
opérationnel. Le gain en boucle ouverte (93 dB) est considéré comme infini. Durant
la phase phi1, la tension d'entrée (qui est modulée) aura pour valeur –VIN de telle
sorte que la tension stockée dans la capacité C1 durant cette phase a pour valeur :
20 NMT Microcapteurs et microsystémes intégrés
VAO =
R + 20.R
.(−VIN + Voff )
R
Durant la phase phi2, la tension d'entrée retrouvera une tension positive VIN et la
capacité C1 sera placée en série avec la sortie de l'amplificateur opérationnel tel que
la tension de sortie de l'étape d'amplification VOUT soit égale à :
VOUT =
R + 20.R
R + 20.R
.(VIN + Voff ) −
.(−VIN + Voff )
R
R
R + 20.R
VOUT = 2.
.VIN
R
Dans cette dernière expression, la tension de décalage de l'amplificateur
opérationnel Voff s'annule parfaitement dans la mesure où la valeur maximale de
cette valeur (±10 mV dans notre cas) ne fasse pas saturer le circuit ce qui n'est pas le
cas ici vu les gains mis en jeu. Le raisonnement fait ici sera exactement le même
dans le cas de la capacité C2 en prenant soin d'inverser les deux phases. Dans ce cas,
la tension de sortie sera égale à :
VOUT = −2.
R + 20.R
.VIN
R
Notons que durant la conception de cette étape d'amplification, les résistances qui
composent la boucle de contre réaction ont été choisies de manière à présenter la
plus faible résistance électrique possible afin de limiter le bruit thermique (Johnson)
tout en ne surchargeant pas l'amplificateur opérationnel.
Le dernier élément présent est le démodulateur qui, contrairement au
modulateur, a pour rôle de ramener le signal de sortie à une valeur continue non
modulée. Le démodulateur se compose de deux amplificateurs opérationnels, le
premier monté en suiveur servant simplement d'adaptateur d'impédance. Le
deuxième, suivant les phases phi1 ou phi2, se trouvera en configuration de suiveur
ou d'inverseur. Durant cette étape, la tension d'offset des amplificateurs
opérationnels ne sera pas annulée sans que ceci soit préjudiciable vu qu'aucune
amplification n'est réalisée.
Dans toutes les étapes, que cela soit pour l'amplification, la modulation ou la
démodulation, des transistors NMOS sont utilisés pour commuter des tension se
trouvant toujours dans la partie basse de l'alimentation. Dans le cas de tensions
pouvant se trouver dans la partie haute, des portes de transmission composées d'un
transistor PMOS et d'un transistor NMOS en parallèle seront utilisées.
Capteur infrarouge CMOS à thermopiles 21
5.3. Simulation de l'électronique de traitement analogique
La chaîne d’amplification a été étudiée en effectuant des simulations transitoires
et des simulations en bruit en utilisant le simulateur analogique Spectre dans un
environnement Cadence. Nous avons simulé tous les éléments (modulateur,
amplificateur, démodulateur) en même temps en utilisant le modèle VerilogA du
pixel en entrée.
Figure 15. Résultats des simulations électriques transitoires de la chaîne
d’amplification. Les pics dus aux changement de phases ont été retirés pour plus de
clarté. Notez que la référence des tensions a été fixée à la masse analogique égale à
Vdd/2=2.5 V.
Lors des simulations transitoires (simulations temporelles), le signal d’entrée
(sortie de la thermopile du pixel) correspondra à une injection de chaleur de 5 µW
suivi d’un refroidissement. Vu le temps nécessaire pour effectuer ce cycle
22 NMT Microcapteurs et microsystémes intégrés
(approximativement 70 ms), la fréquence d’horloge pilotant les phases phi1 et phi2
sera abaissée à 1 kHz afin de minimiser les temps de calculs. Les résultats de ces
simulations sont visibles sur la figure 15.
Les résultats de ces simulations montrent bien que le gain final de cette chaîne
d’amplification est bien de l’ordre de 1600 correspondant à 64 dB donnant donc, en
tenant compte de la sensibilité du pixel, une sortie de 220 kV/W. Pour un signal
d’entrée nul (tension de la thermopile fixée à zéro), la tension de décalage en sortie
de la chaîne d’amplification est de l’ordre de 4 mV ce qui correspond à une tension
de décalage d’entrée de l’ordre de 2.5 µV.
Lors des simulations en bruit, le modèle VerilogA du pixel sera considéré
comme une source de tension non bruyante afin de n’extraire que le bruit propre à
l’électronique de traitement analogique. Les résultats de ces simulations sont
résumés sur la figure 16.
Figure 16. Simulations en bruit de la chaîne d’amplification (Modèle BSIM3v3)
Comme prévu, le bruit de l’électronique décroît avec la fréquence jusqu'à une
valeur minimale se trouvant dans la gamme 10 kHz - 100 kHz, fréquences qui seront
utilisées pour moduler le signal de la thermopile. Notons qu’entre le temps continu
(f=1 Hz) et ces fréquences, le niveau de bruit est divisé par un facteur 100 prouvant
la pertinence de notre approche.
Capteur infrarouge CMOS à thermopiles 23
6. Implémentation du prototype
Un prototype du capteur a été réalisé en utilisant les possibilités offertes par le
service CMP (Circuit Multi Projet) du laboratoire TIMA [CMP 00]. Ce prototype se
compose d’une matrice carrée de 8x8 pixels et occupe une surface totale de l’ordre
de 4 mm2. A l’heure actuelle, ce circuit est en cours de fabrication (figure 17).
Figure 17. A gauche, layout du prototype réalisé (l’électronique de traitement
analogique est visible à gauche de la matrice de pixels). A droite, détail du pixel
infrarouge.
8. Travaux futurs
Une fois le prototype réalisé et testé afin de prouver sa fonctionnalité et le bon
fonctionnent de l’électronique d’amplification, un effort important devra être
apporté en ce qui concerne le design du pixel. Les objectifs seront de réduire sa
taille, d'augmenter sa sensibilité et surtout son facteur de remplissage qui est, pour
l'instant, peu élevé.
24 NMT Microcapteurs et microsystémes intégrés
Le facteur de remplissage devrait être facilement augmenté (voir facilement
multiplié par un facteur deux) en limitant la surface de silicium vide autour de la
cavité qui résultait d’un excès de prudence de notre part dans le cas de ce prototype.
En effet, le but de ce premier circuit n’était pas de minimiser la surface de silicium
utilisée mais simplement de tester le concept du pixel utilisé.
Afin d’augmenter la sensibilité du pixel, deux options s’offrent à nous,
augmenter le nombre de thermocouples ou augmenter la résistance thermique de la
structure. La première solution paraît difficile mais la seconde est tout à fait possible
en modifiant la forme de la structure en passant, par exemple, de quatre bras de
suspension à seulement deux comme le montre la figure 18.
Figure 18. Pixel avec deux bras de suspension présentant une plus grande
résistance thermique
Dans cette configuration, en gardant les dimensions du pixel comportant quatre
bras, le nombre total de thermocouples est certes divisé par deux mais la résistance
thermique est multipliée par quatre. La sensibilité d’un tel pixel gagnerait alors un
facteur deux et serait de l’ordre de 276 V/W.
L’inconvénient d’une telle structure vient du fait qu’en augmentant la résistance
thermique totale du pixel, nous augmentons aussi la constante de temps qui se trouve
multipliée par quatre. De plus, du fait de la longueur extrême des bras, nous pouvons
nous interroger en ce qui concerne la résistance mécanique de ce pixel.
Capteur infrarouge CMOS à thermopiles 25
Pour ce qui est de la taille du pixel, des structures de test à quatre bras de
suspension présentant des dimensions divisées par deux sont en cours de fabrication.
Là aussi la fragilité de ces structures reste un point sensible.
9. Conclusion
Dans cet article, nous avons présenté un capteur infrarouge réalisé sur la base
d'une technologie CMOS, pouvant être exploité dans une multitude d'applications
commerciales. Du fait de l'utilisation d'une technologie CMOS standard (AMS
CMOS 0.6 µm CUP dans notre cas), ce microsystème présentera un très faible prix
de revient tout en pouvant intégrer, sur la même puce de silicium, le capteur
infrarouge proprement dit ainsi que des fonctions de traitement électronique
évoluées (numériques ou analogiques).
Les fonctions de self-test intégrées permettent de tester le capteur (en ligne ou
non) sans l'aide de matériels spécifiques. Cette fonctionnalité pourra être utilisée en
vue de la validation après fabrication, de la maintenance, de la calibration, ou encore
avant une mesure critique. Ce besoin d'inclure des possibilités de self-test devient de
plus en plus nécessaire dans le cas de systèmes incorporant, sur la même puce, des
parties microsystèmes (capteurs) et des fonctions électroniques de traitement
complexes pouvant être analogiques, numérique ou logicielles (systèmes SOC System On a Chip) [MIR 00].
10. Bibliographie
[AMI 96] D. Amingual and F. Bertrand. "Second-generation infrared detectors: present
situation and prospects in France", in Proceedings of SPIE Detectors, Focal Plane
Arrays, and Applications, Vol. 2894, pages 95-104, September 1996.
[CHA 99a] B. Charlot, S. Mir, E.F. Cota, M. Lubaszewski, and B. Courtois. "Fault
simulation of MEMS using HDLs", in SPIE Symposium on Design, Test and
Microfabrication of MEMS/MOEMS, Paris, France, Vol. 3680, pages 70-77, March-April
1999.
[CHA 99b] B. Charlot, S. Mir, E.F. Cota, M. Lubaszewski, and B. Courtois. "Fault modeling
of suspended thermal MEMS", in IEEE International Test Conference, Atlantic city, NJ,
USA, pages 319-328, September 28-30, 1999
[CMP 00] Multi-project Circuits (CMP) Service, Reference Manual for ICs, MEMS and
MCMs Manufacturing. http://tima-cmp.imag.fr/CMP/CMPMan.html.
26 NMT Microcapteurs et microsystémes intégrés
[GRE 86] R. Gregorian, G.C. Temes, Analog MOS Integrated Circuit For Signal Processing,
John Wiley and Sons, 1986.
[ITR 99] Process requirement for advanced technologies. International Technology Roadmap
for Semiconductors, 1999 edition.
[JOH 97] D.A. Johns, K. Martin, Analog Integrated Circuit Design, John Wiley and Sons,
1997.
[MAR 96] C. Marshall, N. Butler, R. Blackwell, R. Murphy and T. Breen. "Uncooled infrared
sensors with digital focal plane array", in Proceedings of SPIE Infrared Detectors and
Focal Plane Arrays IV, vol. 2746, pages 23-31, June 1996.
[MIR 00] S. Mir, B. Charlot, G. Nicolescu, P. Coste, F. Parrain, N. Zerganoh, B. Courtois, A.
Jerraya and M. Rencz. "Towards design and validation of mixed technology SOCs", 10th
Great Lakes Symposium on VLSI, Chicago USA, pages 29-33, March 2000.
[MIR 99] S.Mir, B.Charlot. "On the integration of design and test for chips embedding
MEMS", IEEE Design and Test of Computers, Vol. 16, pages 28-38, October-December
1999
[SAR 00] http://www.sarnoff.com/tech_realworld/consumer/component/imagers, Web site of
Sarnoff uncooled infrared technology.
[STE 98] F. Van Steenkiste, D. Maes, L. Haspeslagh, S. Sedky, P. Van Gerwen, S.
Vandergroen and K. Baert. "CMOS-based sensors and actuators", in 11th Annual IEEE
International ASIC Conference, pages 393-397, Rochester, New York, USA, September
1998.
[TER 89] S.C. Terry H.V. Allen and D.W. De Bruin. "Accelerometer systems with selftestable features.", Sensors and Actuators, Vol. 20, pages 153-161, 1989.
[SCH 95] N. Schneeberger, O. Paul and H. Baltes. "Optimized structured absorbers for
CMOS infrared detectors", The 8th International Conference on Solid-State Sensors and
Actuators, and Eurosensors IX, Stockholm, Sweden, June 25-29, 1995.
[ZIM 95] L. Zimmermann, J.Ph. Ebersohl, F. Le Hung, J.P. Berry, F. Baillieu, P. Rey, B.
Diem, S. Renard, and P. Caillat. "Airbag application: a microsystem including a silicon
capacitive accelerometer, CMOS switched capacitor electronics and true self-test
capability", Sensors and Actuators A, Vol. 46-47, pages 190-195, 1995.
Fabien Parrain est doctorant au laboratoire TIMA au sein du groupe Microsystèmes (MCS)
sous la direction de M. Bernard Courtois. Son travail est centré sur les capteurs biométriques
microsystèmes et plus particulièrement sur la conception de capteurs d'empreintes digitales
réalisés en utilisant des procédés de micro-usinage en volume.
Capteur infrarouge CMOS à thermopiles 27
Benoît Charlot est docteur-ès-sciences de l’INPG. Il est chercheur au laboratoire TIMA au
sein du groupe Microsystèmes (MCS). Son travail porte sur les méthodes de test et les
mécanismes de défaillance dans les microsystèmes. Il est également responsable du service de
prototypage de microsystèmes au sein du CMP (Circuit Multi Projets).
Salvador Mir est ingénieur de l’Université de Catalogne et docteur de l’Université de
Manchester. Il est chargé de Recherche CNRS au laboratoire TIMA et son travail porte
principalement sur la conception et le test de systèmes analogiques mixtes et microsystèmes.
Bernard Courtois est ingénieur de l'ENSIMAG, docteur-ingénieur et docteur-ès-sciences de
l'INPG. Il est Directeur de Recherche et Directeur du laboratoire TIMA, du groupe
Microsystèmes (MCS) ainsi que du centre de courtage de circuits intégrés et microsystèmes
CMP (Circuit Multi Projets).