Architecture des ordinateurs

Architecture des ordinateurs
Dominique PRESENT
I.U.T. de Marne la Vallée
Le coeur d ’un ordinateur : l’U.C.
• L ’unité centrale
type, fréquence du bus (MHz)
– Carte mère
type, fréquence horloge (MHz)
– processeur
type, capacité (Mo)
– mémoire
capacité (Go)
– disque dur
– carte graphiquetype, capacité mémoire (Mo)
débit (Nx64Kb/s)
– lecteur de CD-ROM et
DVD
– carte son taille écran (diagonale), définition (pitch)
• moniteur
• les périphériques
– imprimante
– scanner
IUT de MLV
architecture des ordinateurs
© D. PRESENT
1
la carte mère : des connecteurs pour composants
1-5 connecteurs (cartes)
2 mémoire vive
3-4 socket, chipset
7-8 connecteurs (lecteurs)
9 ports E/S
6 ROM (BIOS)
7
2
8
3
9
4
1
5
6
IUT de MLV
architecture des ordinateurs
© D. PRESENT
Des composants reliés par bus
clavier
ROM
µP
bus
RAM
OS
contrôleur de disque
Disque dur
IUT de MLV
architecture des ordinateurs
© D. PRESENT
2
Tout est dans la RAM
1 - lecture d ’une partie du programme sur le disque dur
2 - copie en RAM
3 - lecture des instructions à exécuter
RAM
Les informations empruntent plusieurs bus de liaison successifs :
• bus disque controleur
µP
• bus controleur processeur
• bus processeur mémoire
1
bus
3
2
OS
contrôleur de disque
IUT de MLV
disque
architecture des ordinateurs
© D. PRESENT
Le processeur : la guerre des fréquences
marque
Processeur
AMD
Intel
Intel
Athlon 64 FX Pentium 4 570J Pentium 4 EE
Support
754/939
775/939/754
775
F processeur
2,8GHz
3,8GHz
3,46GHz
F bus (MHz)
200
4x201
4x266
Cache L1
64Ko+64Ko
16Ko
8Ko
Cache L2
1024Ko
1024Ko
512Ko
Cache L3
2048Ko
Cache L2
IUT de MLV
architecture des ordinateurs
© D. PRESENT
3
Le processeur : fréquences + caches
marque
AMD
Cyrix
Intel
Processeur
Athlon 64FX
MII 300
Pentium 4
Support
Socket 939
Socket 7
FCLGA775
F (MHz)
2600
266
3600
3200/200
66
6400/800
Cache L1
64Ko+64Ko
64Ko
4Ko+4Ko
Cache L2
1024Ko
1Mo max
1024Ko
Gravure
0.13
0.35
0.13
Alim (V)
1,5V
2.9
F bus (MHz)
Cache L2
IUT de MLV
architecture des ordinateurs
© D. PRESENT
Le processeur : temps de calcul
IUT de MLV
architecture des ordinateurs
© D. PRESENT
4
Le processeur : tests vidéo
IUT de MLV
architecture des ordinateurs
© D. PRESENT
A chaque processeur son socket
Intel
socket
processeur
Socket 478
Celeron D 3xx
Socket 479
Celeron M ; Pentium M
LGA 775
Celeron D 3xx J et Celeron D 3xy (avec y=1 ou 6)
Pentium 4 5xx et 6xx
Pentium D
Socket 754
Sempron 3100+ et 3300+
Athlon 64 2800+ à 3700+ (cores Newcasttle et
Clawhammer)
AMD Socket 939
Athlon 64 3000+ à 4000+ (cores Newcasttle, Winchester,
Venice, clawhammer, San Diego)
Athlon X2 3800+ à 4800+ (cores Manchester et Toledo)
Athlon FX (Cores Clawhammer et San diego)
Le choix du processeur induit celui:
du socket
du chipset
de la carte mère
IUT de MLV
architecture des ordinateurs
© D. PRESENT
5
La mémoire cache : 2 niveaux
• Une mémoire RAM dédiée au processeur ;
• Sert de mémoire tampon pour les stocker des instructions
du programme à exécuter ;
• la mémoire cache de niveau 1 est implantée dans le
processeur ;
• la mémoire cache de niveau 2, de type SRAM est
implantée :
• Sur le socket du processeur (horloge processeur)
• Sur le bus processeur (horloge à 100MHz)
IUT de MLV
architecture des ordinateurs
© D. PRESENT
La mémoire cache de niveau 2
processeur
Bus
processeur
processeur
Mémoire
cache
chipset
Bus
processeur
chipset
Bus PCI
Bus PCI
Mémoire cache
sur bus processeur
IUT de MLV
Mémoire
cache
Mémoire cache
sur chipset processeur
architecture des ordinateurs
© D. PRESENT
6
Performance des mémoires cache
IUT de MLV
architecture des ordinateurs
© D. PRESENT
3 horloges au moins
Horl µP
processeur
Bus
processeur
chipset
Bus PCI
IUT de MLV
• horloge interne du processeur :
Mémoire
cache
Horl B.P.
Horl Bus
• de 400MHz à 6,4GHz
• pilote la mémoire cache (par
division de fréquence)
• horloge du bus processeur :
• fréquence typique de 100/800MHz
• pilote les échanges avec le chipset
• intégrée à la carte mère
• horloge du bus PCI :
• pilote le chipset pour générer les
fréquences de commande des bus
• le chipset gère les échanges de
données avec les cartes connectées
sur la carte mère
architecture des ordinateurs
© D. PRESENT
7
Le chipset maître des bus
bus
Horl µP
processeur
Bus
processeur
Mémoire
cache
Horl B.P.
chipset
Intel 440BX
Bus PCI
100MHz
Débit
(Mo/s)
PCI
AGP
33
66
32
32
133
264
AGP 8x
266
32
2130
PCI-Express : 1/32 voies - 250Mo/s/voie
Horl Bus
Contrôleur
de disque
RAM
Carte
son
33/133MHz
Bus AGP 66/266MHz
IUT de MLV
F (MHz) Largeur
(bits)
architecture des ordinateurs
Carte
vidéo
© D. PRESENT
A chaque processeur son chipset
processeur
Intel
chipset
Céléron D
i865
Pentium 4
i915, 925, 945 et 955 d’Intel
nForce 4 SLI de Nvidia
Sempron
nForce 2 ou VIA de Nvidia
AMD Athlon 64
nForce 3 ou 4 de Nvidia
Xpress 200P d’ATI
• Le choix du chipset induit celui de la RAM
• Certains chipset intègrent :
• un contrôleur audio AC97
• un contrôleur Ethernet
• un port PCI-Express
• un FireWall matériel
• un contrôleur RAID
IUT de MLV
architecture des ordinateurs
© D. PRESENT
8
La mémoire RAM
La mémoire vive (Random Access Memory) est
définie par :
• le cycle de lecture/écriture (ns) ;
• la largeur du bus (bits) ;
• la capacité (Mo)
Quatre types :
•
•
•
•
SDRAM – 133MHz (temps d’accès 7,5ns) – 8 octets – 1Go/s
DDR SDRAM - 133MHz à 400MHz – 8 octets – 3,2Go/s
DDR2 SDRAM – 2x(133MHz-400MHz) – 8 octets – 6,4Go/s
Rambus RD-RAM - 1.25ns pour 2 octets - 1.6Gb/s par canal - 4 canaux
IUT de MLV
architecture des ordinateurs
© D. PRESENT
La DDR2-SDRAM double le débit
Mémoire
Appellation
Fréquence
(RAM)
Fréquence
(FSB)
Débit
DDR266
PC2100
266 MHz
133 MHz
2,1 Go/s
DDR466
PC3700
466 MHz
233 MHz
3,7 Go/s
DDR550
PC4400
550 MHz
275 MHz
4,4 Go/s
DDR2-533
PC2-4300
533 MHz
133 MHz
4,3 Go/s
DDR2-667
PC2-5300
667 MHz
167 MHz
5,3 Go/s
DDR2-800
PC2-6400
800 MHz
200 MHz
6,4 Go/s
Tout est dans le timing : le SPD (Serial Presence Detect) permet au BIOS de connaître les valeurs
nominales de réglage. La notation du type 3-2-2-2 ou 2-3-3-2 décrit la synchronisation de la mémoire
(en anglais timing), en cycles d'horloge nécessaires pour accéder à une donnée :
• CAS delay (Column Address Strobe) : nb. de cycles pour l'accès à une colonne
• RAS Precharge Time (Row Address Strobe) : nb. de cycles entre deux accès ligne
• RAS to CAS delay : nb. de cycles pour passer d'une ligne à une colonne
• RAS active time : nb. de cycles d'accés à une ligne.
Il s'agit d'une EEPROM lue par le BIOS si l'utilisateur choisi le réglage « auto ».
IUT de MLV
architecture des ordinateurs
© D. PRESENT
9
Les bus du Pentium4
IUT de MLV
architecture des ordinateurs
© D. PRESENT
Choisir une carte mère
constr réf
ucteurs
processeur chipset
Asus
P4PE
Pentium4
Asus
P4S800
Asrock P4VT8
mémoire
Bus
AGP
Controleur
845PE/ICH4 400
3x DDR
SDRAM
4x
2UltraDMA33/100
Pentium4
648FX/963L 400/800
3x DDR
SDRAM
8x
2UltraDMA33/133
Pentium4
VIA PT800
533/800
3x DDR
SDRAM
4x/8x 2ATA- 33/133
Asus
A7V266 Athlon XP VIA KT266
200/266
2x DDR
SDRAM
2x/8x 2UltraDMA66/133
Asus
A7V600 Athlon XP VIA KT600
200/400
3x DDR
SDRAM
8x
MSI
KT4AV
200/333
DDRSDRAM
IUT de MLV
Athlon XP VIA KT400
FSBus
(MHz)
architecture des ordinateurs
2UltraDMA100/133
2ATA RAID1
4x/8x UltraDMA66/133
© D. PRESENT
10
Controleurs de périphériques
Système EIDE/ATA
Contrôleur
Système SCSI
Contrôleur
33Mo/s à 160Mo/s
Cd-rom
disque scanner
1 à 4 périphériques
type
Débit
EIDE/UltraDMA-33
33Mo/s
EIDE/UltraDMA-66
66Mo/s
EIDE/UltraDMA-100 100Mo/s
EIDE/Ultra ATA
160Mo/s
20Mo/s à 160Mo/s
disque scanner
Cd-rom
1 à 15 périphériques
type
Ultra SCSI
Wide Ultra SCSI
Ultra 2 SCSI LVD
Ultra 320 SCSI-3
Débit
20Mo/s
40Mo/s
80Mo/s
320Mo/s
L’interface serial ATA permet des débits de 150Mo/s à 600Mo/s avec l’ATA II
IUT de MLV
architecture des ordinateurs
© D. PRESENT
Organisation d ’un disque dur
L ’empilement de
secteurs
constituent un bloc
(4Ko par défaut) secteur
Support
magnétique
piste
Tête de
lecture/écriture
Piste 0 pour le
répertoire (FAT,
NTFS)
Empilement
de pistes
IUT de MLV
architecture des ordinateurs
© D. PRESENT
11
Ecriture sur disque dur
Le formatage consiste à créer
les pistes, les secteurs et le
répertoire en piste 0
1-A sa création, le nom
du fichier et ses
caractéristiques sont
inscrits dans le répertoire
Sens
de rotation
2-un pointeur vers le 1er secteur
libre est mémorisé
3-le fichier est écrit par bloc de 4Ko (valeur par défaut)
4-le bloc contient un pointeur vers le bloc libre suivant
IUT de MLV
architecture des ordinateurs
© D. PRESENT
Les performances des disques durs
Capacité(Go)
Seagate
18LP
18.2
Seagate
X15
18.4
Ultra2/
160 CSI
193-308
WD
183F
18.3
Seagate
WD
baracuda Caviar
20.4
20
Ultra160 Ultra2
SCSI
SCSI
395-492
Ultra
ATA
364
ATA
Débit ext. (Mb/s) 80/160
160/200
80
100
100
Temps
d’accès(ms)
Rotation (T/mn)
2.99
2
2.99
4.16
4.2
10K
15K
10K
7.2K
7.2K
Mémoire (Mo)
4
16
2
2
2
Discs/têtes
6/12
5/10
4/8
2/4
interface
Débit int. (Mb/s)
Ultra
Octets/secteur
512
512
512
512
512
Taux d’erreur
10-15
10-15
10-14
10-14
10-14
IUT de MLV
architecture des ordinateurs
© D. PRESENT
12
Le lecteur CD-ROM
Lentille
convergente
Couche
réfléchissante
Diode
laser
Diode
photosensible
Faisceau laser
sur 780nm
prisme
• La présence de cuvettes plus ou moins profondes provoque une
différence de réflectivité ;
• la diode photosensible transforme la différence de luminosité du
faisceau réfléchi en signal électrique
IUT de MLV
architecture des ordinateurs
© D. PRESENT
Le graveur de CD-ROM
Lentille
convergente
Couche
réfléchissante
Diode
laser
Diode
photosensible
prisme
Couche
diélectrique
Faisceau laser de longueur
d ’onde variable
Couche
d ’enregistrement
• La variation de longueur d ’onde du faisceau modifie la température
de la couche d ’enregistrement ;
• à la lecture, la couche d ’enregistrement laissera passer plus ou moins
le faisceau ce qui modifiera l ’intensité du faisceau réfléchi.
IUT de MLV
architecture des ordinateurs
© D. PRESENT
13
Le lecteur DVD
Couche
réfléchissante
Lentille
convergente
Diode
laser
Couche de
polycarbonate
Diodes
photosensibles
prisme
Faisceau laser
sur 635/650nm
Couche semi
réfléchissante
Faisceau laser
sur 780nm
• Les lecteurs utilisent 2 faisceaux laser à 780nm et 635/650nm ;
• la 1ère couche gravées est semi-réfléchissante ;
• chaque faisceau lit une couche ;
• la capacité peut atteindre 9.4Go.
IUT de MLV
architecture des ordinateurs
© D. PRESENT
CD-ROM : les caractéristiques
Pistes :
1,6µ de large pour 1,12µ de profondeur
séparées de 3,56µ
Temps d’accès :
70ms à 240ms en moyenne
Mémoire cache :
128Ko à 256Ko
Vitesse de lecture:
1x à 52x 153Ko/s de débit
Interface :
IDE ou SCSI
IUT de MLV
architecture des ordinateurs
© D. PRESENT
14
Se retrouver dans la terminologie
Les standards :
• CD-R (Compact Disc Recordable) d ’une capacité de 650Mo ;
• CD-RW (Compact Disc Recordable & Rewritable) peut être gravé un
millier de fois ;
• DVD-Rom (Digital Versatile Disc) de capacité 6 fois supérieure à un CDRom, utilisé pour stocker de gros volumes de données ;
• 2 formats pour les DVD ré-inscriptibles :
– DVD-R/DVD-RW du DVD Forum utilisent un format proche des CD ;
– DVD+R/DVD+RW porté par Sony au sein de la DVD+RW Alliance
autorise une correction d’erreur
• DVD-Vidéo sert au stockage des films à une capacité de 4.7Go par couche :
– DVD-9 - simple face/double couche – capacité 8.5Go ;
– DVD-10 - double face/simple couche – capacité 9.4Go ;
– DVD-17 - double face/double couche – capacité 18Go
Les caractéristiques :
• multisession est une méthode d ’écriture en plusieurs fois (14Mo à chaque fois) ;
• Temps d ’accès est le temps moyen nécessaire pour atteindre une donnée ;
• 24x est le débit théorique de lecture/écriture en multiples de 153Ko/s.
IUT de MLV
architecture des ordinateurs
© D. PRESENT
Les bus externes se diversifient
• 4 types :
– port parallèle (Lpt) : imprimantes ; scanners
– port série (Com) : modem ; synchronisation de PC
– USB
:
claviers ; joystick ; caméras
– FireWire :
vidéo
Carte FireWire
IUT de MLV
architecture des ordinateurs
Extension USB
© D. PRESENT
15
Les bus externes autorisent le haut débit
IEE1394-A
IEE1394-B
FIREWIRE FIREWIRE 2
Débit max (Mb/s)
12/50
Nb de périphériques
100/400
USB 2
PORT
SERIE
1.5/12
30-480
0,128
1023 * 63
127
1/0.port
4.5
5
50-1K
Hot-plug²
Hot-plug
Lg du câble (m)
connexion
connecteur
remarques
USB 1
4 broches
6 broches
4 broches types A ou B
Modes de transmission
asynchrones ou isochrones1
DB 9 ou
DB25
Auto- alimentation
(limitée à 100mA)
1
transmission isochrone : assure un débit constant approprié au données
audio et vidéo
2
Hot-plug : procédure autorisant la connexion à chaud (mais pas la
déconnexion à chaud)
USB
Universal Serial Bus
IUT de MLV
architecture des ordinateurs
© D. PRESENT
Firewire : connectique et protocole
Connecteurs
1394-a
135
24 6
1995
4
1
2000 « mini-DV »
1 + 24V
2 masse
3 Signal B-
4 Signal B+
5 Signal A6 Signal A+
Connecteurs 1394-b
bilingual
bêta
Protocoles
• adressage sur 16 bits (pont sur 10 bits + périphérique sur 6 bits) autorisant
jusqu’à 65535 périphériques
• Modes :
• asynchrone de type send & wait donnant un débit variable
• isochrone sans accusé de réception donnant un débit constant
• Transfert de données en mode asynchrone :
• fonction arbitrage pour le contrôle du bus (droit à émettre)
• fonction transmission des données
• fonction acquittement
IUT de MLV
architecture des ordinateurs
© D. PRESENT
16
USB : connectique et connexion
1
2
3
4
Connecteurs
+ 5V
Signal+
Signal-
masse
Connection à chaud (Hot plug) :
• le hub détecte l’ajout d’un périphérique par le changement de tension
entre les fils « signal+ » et « signal- »
• le hub envoie un signal d’initialisation pendant 10ms (le périphérique est
alors alimenté)
• le hub interroge les anciens périphériques pour connaître leur identifiant
• le périphérique envoie ses caractéristiques (nom, type, version)
• l’ordinateur charge le pilote correspondant
Déconnexion à froid :
Attention : une déconnexion à chaud peut détériorer les composants
• désactiver le périphérique (icône « éjecter le matériel » dans la barre
d’outils)
• Attendre le message « le périphérique peut maintenant être enlevé en
toute sécurité »
IUT de MLV
architecture des ordinateurs
© D. PRESENT
USB : protocole maître-esclave
Protocole de type maître-esclave par scrutation :
• l’ordinateur interroge toutes les millisecondes un périphérique connecté
• chaque périphérique interrogé indique s’il a ou non des données à transmettre
• l’ordinateur envoie un paquet de commande indiquant le type et l’identifiant
du périphérique autorisé à émettre
• le périphérique procède à l’envoi de son ou ses paquets de données
• l’ordinateur acquitte les données reçues
IUT de MLV
architecture des ordinateurs
© D. PRESENT
17
Bluetooth (802.15) : périphériques sans fils
•
Bluetooth : une technologie radio pour des transmissions courtes distances :
– composants économiques (5 Euros) à faible consommation (100mW à
100m) ;
– canaux libres de droits (2,4 GHz - 2,4835GHz plage d'environ 1 MHz) ;
• débits importants : 1 Mb/s ;
• communication de 80 périphériques :
– réseaux « piconet » de 8 périphériques max de type « Maître-esclave » ;
– interconnexion possible de 10 réseaux ;
– chaque périphérique est identifié par une adresse ;
Réseau « maîtreesclave » :
Le maître interroge
les esclaves l ’un
après l ’autre
Assistant
personnel
Ordinateur
Clavier
Souris
IUT de MLV
architecture des ordinateurs
© D. PRESENT
Bluetooth : un protocole maître-esclave
Clavier
Ordinateur
1,28s/2,56s
625µs
Établissement de la connexion
Le maître cherche un esclave
L’esclave envoie son identifiant
Synchronisation sur une
fréquence
Acquittement par l’esclave
2e Acquittement par l’esclave
Echange de données
Le maître interroge l’esclave
L’esclave envoie ses données
IUT de MLV
architecture des ordinateurs
© D. PRESENT
18
Bluetooth : un protocole maître-esclave
Ordinateur
Clavier
Souris
625µs
Exemple d’échange de données
IUT de MLV
architecture des ordinateurs
© D. PRESENT
Installation : logiciels puis périphérique
Etape 1 : installer les logiciels
fournis avec le périphérique ;
Etape 2 : éteindre l’ordinateur ;
Etape 3 : allumer le
périphérique « Bluetooth puis
l’ordinateur.
Cet icône apparaît, et
l’assistant démarre.
Etape 4 : la carte Bluetooth
détecte le périphérique ;
Etape 6 : l’assistant va établir
le lien avec le périphérique
(appairage). Cet appairage peut
utiliser une clé de sécurité
choisie par l’utilisateur ou
imposée par le périphérique
IUT de MLV
architecture des ordinateurs
© D. PRESENT
19
Une clé de sécurité pour l’appairage
Périphérique à
appairer
Saisir les chiffres
de la clé
IUT de MLV
architecture des ordinateurs
© D. PRESENT
La carte graphique
Un processeur + de la mémoire + RAMDAC
IUT de MLV
architecture des ordinateurs
© D. PRESENT
20
La carte graphique
• La mémoire vidéo :
¾ VRAM (VideoRAM) à double accès
¾ SDRAM (Synchronous Dynamic RAM)
¾ DDR SDRAM à double accès (lecture/écriture)
¾ Le RAMDAC :
¾ Transforme les données mémorisées en signaux d’affichage vidéo
• L’accélérateur graphique :
¾ Gère l’affichage des fenêtres sous windows
¾ Exécute les fonctions de la Graphic Device Interface
• Le bus vidéo :
¾ AGP (Accelerated Graphic Port) pour les cartes graphiques 3D
IUT de MLV
architecture des ordinateurs
© D. PRESENT
La 3D : un maillage de polygones courbes
Plus le maillage est fin, plus la forme est précise, plus les calculs sont nombreux
IUT de MLV
architecture des ordinateurs
© D. PRESENT
21
Le GPU : une chaîne de calculs complexes
Le traitement des données
nécessite une chaîne de
calculs utilisant :
• les informations liées
aux polygones (les
primitives)
• Les vecteurs
Chaîne de traitement graphique (www.matbe.com)
constitutifs
des
• L’interpolation des polygones pour augmenter la granularité
polygones (les
• Les calculs
de déformation des polygones assurés par le vertex pipeline
vertices)
• Traitements avant affichage comme l’élimination des parties cachées (clipping) et
la construction des primitives (tramage)
• Le traitement des pixels pour l’obtention de la texture (pixel pipeline)
IUT de MLV
architecture des ordinateurs
© D. PRESENT
La carte graphique
Nvidia Geforce
6800GT
Nvidia
GeForce4 Ti
ATI Radéon
X1800
ATI Radeon
9800XT
F µP
mémoire
Bus AGP
350MHz
256Mo
GDDR3
256Mo
DDR
512Mo
GDDR3
256Mo
DDR
8x
32Go/s
8x
(10,4Go/s)
8x
48Go/s
8x
23,4Go/s
300MHz
625MHz
412MHz
Connecteur
vidéo/DVI
Oui/oui
OpenGL
Oui/oui
oui
Oui/oui
oui
Oui/oui
oui
oui
Evolution des cartes graphiques :
• multiplication des processeurs graphiques (jusqu’à 8 actuellement)
• parallélisme des calculs (pixels pipelines et vertex pipelines)
• intégration d ’un tuner pour recevoir les chaînes de télévision ;
• intégration d ’un décodeur MPEG2 pour la visualisation de vidéo
IUT de MLV
architecture des ordinateurs
© D. PRESENT
22