Versuchsprotokoll

Montag, 31.5.1999
Dennis S. Weiß & Christian Niederhöfer
Versuchsprotokoll
(Fortgeschrittenen-Praktikum)
zu
Versuch 15
Digitalelektronik
1
Inhaltsverzeichnis
1
Problemstellung
3
2
Anwendungen des de Morgan’schen Theorems
3
3
XOR und Äquivalenz
4
4
Kippschaltungen
4.1 RS-Flip-Flop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2 D-Flip-Flop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3 J-K-Master-Slave-Flip-Flop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5
6
6
7
5
Digitaluhr
5.1 Beschreibung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.1 Erzeugen eines sekundengenauen Taktes . . . . . . . . . . . . . . . . . . .
5.1.2 Die “eigentliche” Uhr . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7
7
7
8
A Anhang
A.1 Logische Funktionen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9
9
2
1
Problemstellung
Eine Digitaluhr soll aufgebaut werden. Zuvor sollen die “Rechenregeln” der B OOLEschen Algebra
und die Funktionsweise sogenannter Flip-Flop-Schaltungen erlernt werden.
2
Anwendungen des de Morgan’schen Theorems
Eine OR-Funktion kann durch NOR-Gatter realisiert werden:
A
B
X
A
B
Abbildung 1: OR-Funktion durch NOR-Gatter
A
+ B = A (A + B ) + (A + B ) B = (A + B ) (A + B ) = (A + B ) + (A + B )
Eine AND-Funktion kann durch NOR-Gatter realisiert werden:
A
A
X
B
B
Abbildung 2: AND-Funktion durch NOR-Gatter
AB
= (A + A) (B + B ) = (A + A) + (B + B )
Eine OR-Funktion kann durch NAND-Gatter realisiert werden:
A
A
X
B
B
Abbildung 3: OR-Funktion durch NAND-Gatter
A
+ B = (A A) + (B B ) = (A A) (B B )
Die Funktion A B + C kann durch NOR-Gatter realisiert werden:
AB
+ C = A B + (B C + C ) = A B + B C + (A + C ) C
= (A + C ) B + (A + C ) C = (A + C ) (B + C ) = (A + C ) + (B + C )
3
A
C
X
B
Abbildung 4:
AB
+ C durch NOR-Gatter
Die Wahrheitstabelle für A B + C ist die folgende:
A
B
C
X
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
1
3
XOR und Äquivalenz
Die Wahrheitstabelle für XOR (“Antivalenz”) ist die folgende:
A
B
X
0
0
1
1
0
1
0
1
0
1
1
0
Die Darstellung in der Schaltalgebra lautet:
X
= AB+AB
Eine XOR-Funktion kann durch 4 NAND-Gatter realisiert werden:
AB
=A
+AB = AB +0+AB +0 = AB +AA+AB +B B
A
+B +B
A
+B = AAB +B AB = AAB B AB
Die Wahrheitstabelle für XNOR (“Äquivalenz”) ist die folgende:
1
AND aus NAND?
NAND aus AND?
NOR aus NAND?
NAND aus EOR?
4
A
X
B
Abbildung 5: XOR-Funktion durch 4 NAND-Gatter
A
B
X
0
0
1
1
0
1
0
1
1
0
0
1
Die Darstellung in der Schaltalgebra lautet:
X
= AB+AB
Eine XNOR-Funktion kann durch NOR-Gatter realisiert werden:
A
X
B
Abbildung 6: XNOR-Funktion durch NOR-Gatter
AB
+AB = AB 1+AB 1 = AB = AB A+AAB B+AB +AB B =
A
+AB
B
+AB =
A
+A+B
B
A
A
+A +AB +AB
B
+
A
B
+B
+AB
AB
+A+B = A+A+B +B+A+B
Wie man leicht sieht, ist die XOR-Funktion die Negation der Äquivalenz-Funktion. 2
4
Kippschaltungen
Flip-Flops können aufgrund ihres Aufbaus zwei stabile Zustände einnehmen. 3 Daneben gibt es auch
Kippschaltungen die nur einen stabilen Zustand einnehmen können. Diese werden dann Mono-Flops
genannt und dienen der Erzeugung einzelner Impulse. Einen Spezialfall der Kippschaltungen stellen die astabilen Kippschaltungen dar, denn sie nehmen keinen stabilen Zustand an und werden zur
Erzeugung von Impulsfolgen benutzt.
2
Addierer?
Parity-Check?
3
Ein nicht angeschlossener Eingangs-Pin wird als logisch High interpretiert!
5
4.1
RS-Flip-Flop
Das RS-Flip-Flop wird häufig auch als Basis-Flip-Flop bezeichnet. Das Flip-Flop verfügt über zwei
S
Q
Q
R
Abbildung 7: RS-Flip-Flop
sind komplementär
Eingänge, einen Set- und einen Reset-Eingang. Die beiden Ausgänge Q und Q
zueinander. Je nachdem, welche Signalkombination an den beiden Eingängen anliegt, führt das FlipFlop eine Funktion aus:
R
S
Q
0
0
1
1
0
1
0
1
—
0
1
Q
Funktion
verbotener Zustand
RESET
SET
Speicher
Dieses Flip-Flop hat leider einige Nachteile. Es nimmt die Informationen zu jedem Zeitpunkt
an und heißt deswegen auch transparentes Flip-Flop. Weiters kann am Eingang eine Bitkombination
anliegen, die das Flip-Flop in einen undefinierten Zustand bringt.
Als nächstes suchen wir eine Schaltung, die Informationen nur zu bestimmten Zeitpunkten annimmt.
4.2
D-Flip-Flop
Das D-Flip-Flop besitzt einen Takteingang, welcher mit dem Flip-Flop so verschaltet ist, daß Informationen nur dann in das Flip-Flop vordringen, wenn der Takt auf High liegt. Ist also im Schaltbild
A
S
Q
T
B
Q
R
Abbildung 8: D-Flip-Flop
= 1 und das Flip-Flop ist im Speichermodus.
= 0, so sind aufgrund der Schaltung S = R
= 0 auftritt und
Diese Schaltung hat noch immer den Nachteil, daß der Fall T = 1, S = R
das Flip-Flop dann in einen undefinierten Zustand gerät. Dies verhindern wir jedoch, indem wir die
Schaltung wie folgt erweitern. An R und S liegen immer komplementäre Zustände an:
T
6
S
Q
T
Q
D
R
Abbildung 9: verbessertes D-Flip-Flop
4.3
D
T
Q
1
1
0
0
1
0
1
0
0
Q
1
Q
Funktion
RESET
Speicher
SET
Speicher
J-K-Master-Slave-Flip-Flop
Dieses Flip-Flop hat die Besonderheit, daß es sich hier um zwei hintereinandergeschaltete Flop-Flops
handelt, die mittels eines Taktes nacheinander angesprochen werden. Das Master-Flip-Flop kann auf
die Bitkombination an den beiden Eingängen nur reagieren, wenn der Takt anliegt. Sobald der Takt
abfällt, wird der Zustand des Master-Flip-Flops auf das Slave-Flip-Flop übertragen. Man sagt, die
Daten, die das Flip-Flop speichern soll, werden vorbereitet. 4
5
Digitaluhr
Wir haben die Digitaluhr mit Hilfe intergrierter Schaltkreise aufgebaut und die Funktionsweise visuell
überprüft.
5.1
5.1.1
Beschreibung
Erzeugen eines sekundengenauen Taktes
Zur Verfügung stehen ein Quarz, das mit einer Frequenz von 3; 840 kHz schwingt. Daraus soll zuerst
eine Frequenz von 1 Hz erzeugt werden. Dazu wird die Frequenz des Quarzes in mehreren Schritten
geteilt, denn
15 16 16 = 3840
Die zweimalige Teilung durch 16 erreicht man mit einem 7493. Das ist ein 4-Bit-Binärzähler, der,
wie oben erläutert, bis 16 zählt und dann wieder von vorne beginnt. An das höchstwertige Bit dieses
Zählers wird der Clock-Eingang des nachfolgenden Zählers angeschlossen, so daß bei jedem 16. Takt
des vorigen Zählers der nachfolgende eins weiter zählt.
4
J/K-Rückkopplung?
Asynchrone Vor- / Rückwärtszähler?
Schieberegister?
7
16:1
3840
Hz
7493
V
CC
16:1
V
CC
7493
1 Hz
V
CC
V
CC
15:1
7493
7420
V
CC
Abbildung 10: Erzeugung einer Frequenz von 1 Hz
Die Teilung durch 15 erreicht man auch mit einem 7493, an den zusätzlich ein 7420 angeschlossen
wird. Der 7420 ist ein NAND-Gatter mit vier Eingängen und wird so eingestellt, daß er den 7493
resettet, wenn die Bitkombination für die Zahl 16 erreicht wird. Somit zählt der 7493 nur noch bis 15.
Am höchstwertigen Bit des dritten 7493 liegt nun ein Takt von 1 Hz an. Dies haben wir mit Hilfe
eines Frequenzzählers verifiziert.
5.1.2
Die “eigentliche” Uhr
Mit dem sekundengenauen Takt wird ein 7490 angesteuert. Dies ist ein Dezimalzähler, der bis 10
zählt. Der 7490 wird einem hexadezimalen Anzeigemodul verbunden, welches die Bitkombination
des 7490 mittels einiger LEDs als Dezimalzahl darstellt. Die Einer-Stelle ist somit bereits betriebsbereit.
Das höchstwertige Bit des 7490 wird nun mit dem Clock-Eingang des nächsten verbunden. Mit
einem weiteren Anzeigemodul visualisiert dieser die Zehner-Stelle der Sekunden. Zusätzlich wird
wieder ein 7420 installiert, so daß die Zehner-Stelle der Sekunden bei einem Wert von 6 resettet.
Damit wird erreicht, daß die Sekunden nur von 00 bis 59 laufen.
Um die Minuten darzustellen, baut man nun die gleichen ICs wie vorher mit der oben erläuterten
Schaltung auf. Ebenso verwendet man zur Darstellung der Stunden drei ICs. Allerdings muß man
den 7420 so anschließen, daß beide Stellen der Stunden resettet werden, falls die Zehner-Stelle eine 2
und die Einer-Stelle eine 4 zeigen. Die Uhr geht also von 00 : 00 : 00 bis 23 : 59 : 59.
8
+
DH
CH
BH
AH
DL
V
CC
CL
BL
AL
DD
-
V
CC
1
min
AH
DH
BH
CH
AL
DL
BL
CL
1Hz
V
CC
7490
7420
7490
V
CC
V
CC
Abbildung 11: Darstellung der Sekunden
Die richtige Funktionsweise haben wir überprüft, indem wir einen der Untersetzer überbrückt
haben, so daß die gesamte Uhr schneller lief.
A
A.1
Anhang
Logische Funktionen
Konjunktion (UND):
Disjunktion (ODER):
Negation:
Tautologie:
X
X
= AB
=A+B
0 = A A, 1 = A + A
A
= A A, A = A + A
Operationen mit 0 und 1:
Kommutativität:
AB
A 1 = A, A 0 = 0, A + 1 = A, A + 0 = A
= B A, A + B = B + A
Assoziativität:
A
(B C ) = (A B ) C , A + (B + C ) = (A + B ) + C
Distributivität:
A
(B + C ) = A B + A C
Absorption:
A (A + B ) = A, A + A B = A
de Morgans Gesetz:
AB
= A + B , A + B = A B , A B = A + B, A + B = A B
9
+
DH
CH
BH
AH
DL
CL
BL
AL
V
CC
DD
-
V
CC
1
h
AH
DH
BH
CH
AL
DL
BL
CL
1 min
V
CC
7490
7420
7490
V
CC
V
CC
Abbildung 12: Darstellung der Minuten
+
DH
CH
BH
AH
DL
V
CC
AH
DH
CL
BL
AL
DD
-
V
CC
BH
CH
AL
DL
BL
1h
V
CC
7490
7420
V
CC
7490
V
CC
Abbildung 13: Darstellung der Stunden
10
CL